嵌入式微处理器的系统验证平台设计*

基于FPGA和嵌入式操作系统VxWorks的优点,设计了"龙腾R2"微处理器的系统验证平台.在该验证平台上成功调试了VxWorks操作系统以及该验证平台支持的所有tShell和wShell命令及大量的测试程序.实践表明,该验证平台的调试和错误定位方法快捷有效,提高了验证效率,缩短了设计周期.     

基于PowerPC的VxWorks下键盘驱动程序的开发

"龙腾R2"是西北工业大学自主设计的与PowerPC指令集兼容的32位嵌入式微处理器,为了提高"龙腾R2"SOC系统中人机交互能力,提出了利用"龙腾R2"中的键盘控制器在PS2键盘通信协议下与键盘进行通信的方法;首先分析了PS2键盘通信协议,然后给出了键盘驱动程序的结构以及在VxWorks的BSP(板级支持包)中如何对键盘驱动程序加载的原理,然后将VxWorks移植到龙腾R2微处理器原型验证平台中;经过长时间的应用和测试表明,在移植后的FPGA验证平台上,VxWorks操作系统可以稳定运行。     

“龙腾”处理器FPGA验证平台的优化设计

随着超大规模集成电路的发展,FPGA验证已经成为大型设计的一种主要验证手段;一个验证平台的设计不仅影响验证的效率,而且有时还会影响验证的结果,在仔细分析原有"龙腾R2"FPGA验证平台基础上,对该设计平台进行了优化设计,设计采用外挂的Flash存储验证指令,去掉了下载电路,避免每次掉电之后需要重新下载验证指令,节省了验证的时间;此设计已经通过验证,并在实际的龙腾系列处理器验证中得到应用。     

32位RISC微处理器中分支预测器的硬件实现*

提出了一种基于Bi-mode和分支路径历史的动态分支预测器,并在西北工业大学自主设计的“龙腾R2”微处理器中得以FPGA硬件实现,提出的分支预测器对条件分支可以进行准确地预测,具有延迟小、功耗低的特点。     

“龙腾R2”微处理器精确中断优化实现*

介绍了“龙腾R2”微处理器精确中断的实现方法,详细讨论了备份缓冲区精确中断优化方法和中断指令缓冲区中断响应机制。在“龙腾R2”微处理器上的实验结果表明,采用备份缓冲区和中断指令缓冲区的精确中断方法在不影响微处理器速度的情况下,中断响应速度是原来的3.5倍,中断返回速度是原来的2.6倍。     

一种基于功能覆盖率的验证环境的构建方法

首先介绍了功能覆盖率和层次化Testbench,然后将两者结合起来介绍了一种基于功能覆盖率的验证环境的构建方法。论文结合作者设计的“龙腾R2”总线接口单元的验证平台,对这一方法作了详细的介绍。通过与“龙腾R1”总线接口单元的验证方法比较显示,笔者搭建的验证平台的验证时间缩短25%。     

单片多处理器系统中交叉开关的设计与实现

单片多处理器是业界公认的提高计算性能的有效方法,现已成为微处理器体系结构一个不可避免的趋势;以32位RISC微处理器"龙腾R2"的结构为基础,采用MPC107作为桥接芯片连接并控制处理器核、PCI总线和主存等外部功能单元,对多核微处理器问的互联结构这一关键技术进行了研究分析;设计了一种基于交叉开关的不完全对称多处理器系统结构模型,主控单元采用优先级调度仲裁算法处理资源争用,并通过软件仿真及FPGA平台验证了四核互联的交叉开关设计思路正确性.     

“龙腾R2”微处理器模块级验证

针对"龙腾R2"微处理器验证过程中的存在验证规模大,人力资源不足的问题,采用流水线模型构建随机的指令序列生成器,搭建以功能覆盖率为导向的自动化验证平台;该平台在仿真验证过程中能根据处理器的运行状态及覆盖率实时地调整指令流以侧重当前验证不充分的功能模块,实现自动化验证;通过仿真,与传统方法相比,在达到同等验证程度的情况下,使用该平台验证周期明显缩短,同时验证覆盖率也有所提高。     

基于备份缓冲区的精确中断研究与实现

微处理器的深度流水线、乱序执行等技术会导致指令的顺序模型与乱序执行之间产生冲突,如何实现精确中断是其中的关键问题之一。针对现有精确中断实现方法的不足,提出了一种采用备份缓冲区保存流水线现场的精确中断实现方法,可以显著提高中断响应的效率。论文首先详细分析了中断,然后着重讨论了备份缓冲区实现精确中断的现场保存机制和备份缓冲区的结构,最后介绍了该方法在西北工业大学自主设计的“龙腾R2”微处理器上的实现。“龙腾R2”微处理器上的实验结果表明,与冲刷流水线实现精确中断的方法相比,采用该方法中断响应时间减少了67%,中断返回时间减少了56%。     

龙腾C1微处理器的功能验证

微处理器的功能验证是一项复杂而重要的工作。文章在进行龙腾C1微处理器的功能验证时,针对其指令集的特点,将指令集分为运算类和非运算类两种。根据两种指令各自不同的特点,文章分别提出了使用嵌入汇编语言的C语言参照模型和使用基于真实处理器执行结果的TRACE文件参照模型。在参照模型基础之上,实现了仿真结果的自动检查和基于覆盖率的分析。同时,为了加速仿真验证的速度,使用了FPGA验证平台进行功能验证,可以运行操作系统级的测试程序。     

FPGA的验证平台及有效的SoC验证方法

设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率.     

AS5643协议处理FPGA的仿真验证

现代FPGA设计中,仿真验证是证明FPGA设计能正确实现其功能的过程,是保证FPGA设计质量的有效手段之一。文中在分析AS5643协议的基础上,搭建了有效可靠的虚拟验证平台,重点研究了虚拟验证平台的构建方法,并开发相应的功能模型和测试用例。通过把这些功能模型挂接在FPGA的外部接口上,将初始化信息写入到相应的寄存器和配置DPRAM中,达到模拟FPGA的工作过程来进行各项测试工作。该验证平台适用于AS5643协议处理专用FPGA,验证方法提高了验证效率,缩短了整个设计验证周期。     

可进化芯片的FPGA接口设计与实现

针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。     

龙腾Stream流处理器验证

芯片设计复杂度的提高迫切地需要先进的方法学以应对巨大的验证工作量。通过开发基于System Verilog的覆盖率驱动的自动化验证平台,对龙腾Stream流处理器的指令集进行了功能验证。实验结果表明,该验证平台提高了验证效率和功能覆盖率,具有良好的重用性和可移植性。搭建FPGA原型验证系统对流处理器的功能和系统性能进行了评测,并提出了优化流处理器加速性能的方法。     

基于FPGA的SoC/IP验证平台的设计与应用

采用Altera公司CycloneII系列的FPGA设计了一个基于片上总线的SoC原型验证平台,并将VxWorks嵌入式操作系统应用于此平台,通过软硬件协同验证方法,验证了平台的可靠性。该平台在CF卡及通用智能卡SoC芯片验证中得以应用。     

SV DPI技术在FPGA仿真验证的应用探讨

SystemVerilog作为近年来逐渐流行的FPGA验证语言,包含了丰富的验证特性：DPI、断言技术、功能覆盖率等,其中DPI接口技术可以帮助验证工程师在验证平台中实现对C或C++的调用,验证工程师可以通过编写C函数来实现复杂激励模型设计,同时也为进行复杂算法的FPGA设计的仿真验证提供了新的验证思路。本文提出一种基于DPI接口的FPGA仿真验证方法,实验表明：利用该方法搭建的仿真验证平台相对于传统的纯verilog验证平台,具有更高的仿真效率和验证的灵活性。该验证方法为算法级FPGA设计的确认测试提供了新的验证思路。     

高性能MCU的FPGA原型验证系统研究与平台实现

本文研究并实现了一种基于Cortex-A7核的高性能MCU在FPGA原型阶段的验证平台。该设计研究可以针对高性能MCU芯片或其FPGA原型验证阶段的软硬件验证环境快速搭建,通过交互式、软硬件协同的方式对MCU芯片各个模块功能进行实时、可靠的功能验证。高效的FPGA原型验证可以提高MCU研发速度、缩短验证时间、提高验证效率、及时发现芯片设计的缺陷、缩短芯片研发周期。     

基于DSP和FPGA的被动声探测实时采集系统设计

为了给被动声探测技术研究提供实验验证平台,设计了一种可以进行实时数据采集和处理的系统方案.整个系统以数字信号处理器(DSP)和现场可编程门阵列(FPGA)为基本架构,由FPGA控制模数转换器(ADC)采集数据,通过USB 2.0电路将数据传送给个人计算机(PC),用于初期的离线验证;FPGA将采集到的数据通过外部存储器接口(EMIF)传递给DSP,用于实时处理.实验证明:系统实现了被动声探测中的实时数据采集、离线数据存储.数据采集与数据处理分别由不同处理器执行,提高了系统的响应速度与处理性能,能够满足探测系统的实时性要求.     

基于FPGA的AVS视频解码芯片验证平台设计

针对AVS视频解码芯片仿真和验证的要求,提出了基于FPGA的验证平台框架。该验证平台主要用于对AVS解码芯片进行硬件模块的验证,从而为整个视频解码芯片的开发提供可靠的依据。该平台基于Nios II软核处理器,可使软件模块和硬件模块在一个平台下真正实现软硬件协同工作。基于该平台实现了多个硬件模块和AVS视频解码芯片的验证,其结果证明了该验证平台的正确性和可靠性。