视频插值算法及其VLSI结构实现

提出一种基于三角分析和高频补偿的视频插值算法及其VLSI实现方法。三角分析能够检测并保护视频图像中的边缘信息;高频补偿技术用来进一步改善插值结果图像的视觉效果。算法的规则性决定了对应的VLSI结构的规则性、紧凑性和视频信号处理的高速度。此算法和它对应的VLSI结构有实用价值。用CMOS工艺实现VLSI结构。仿真实验结果表明,用此算法获得的插值结果图像在主观视觉效果和客观评价指标上优于传统的插值算法。VLSI芯片工作在100MHz频率、1.98V电压下,此结构的功耗为18.96mW。     

离散对数数字签名算法的改进

对离散对数数字签名算法进行分析,给出复杂度最低的改进算法,证明其正确性和不可伪造性,且指数运算和模逆运算达到最小值2次和0次。与已有方案进行了复杂度比较,签名效率有较大提高。     

蝶形运动估计算法及其VLSI实现

视频技术发展要求更高速,更利于硬件实现的运动估计算法.提出了一种蝶形运动估计算法,该算法采用蝶形搜索模板、快速截止技术和运动向量预测技术.该算法较钻石搜索算法提速43.26%-80%,并且图像质量更好.同时,本文采用加法树和片内并行存储器,构建该算法的VLSI实现结构.通过两种数据映射方法(拉丁方映射和4×4块映射),该结构不但解决了快速搜索算法的数据不规则性难题,并且节省了带宽.当系统时钟为27MHz,数据总线为16位,外部存储器带宽要求仅为4.57Mbit/s.比较其它硬件实现结构,该结构采用了更少的处理单元数,更小的缓存单元,但却获得更快的速度和更高的灵活性.     

对数-指数形态学联想记忆

利用对数和指数算子构建了一种新的形态学联想记忆方法,简称LEMAM.理论分析表明:自联想LEMAM(简称ALEMAM)具有无限存储能力、一步回忆记忆、一定的抵抗腐蚀噪声或膨胀噪声的能力,在输入完全或在一定的噪声范围内,能够保证完全回忆记忆;异联想LEMAM(简称HLEMAM)在输入完全情况下,不能保证完全回忆记忆,但当满足一定条件时,也能够达到完美联想记忆.对比实验结果表明:在一些情况下,LEMAM能够取得较好的联想记忆效果.总体来说,LEMAM丰富了形态学联想记忆的理论和实践,可以作为一种神经计算模型加以研究和利用.     

公钥密码中指数运算乘积的快速实现算法

多个指数运算的乘积是公钥密码学中的一种重要运算。针对求逆元素的运算量较大的情形,提出了两种有效实现该运算的算法:在基固定和基不固定两种情况下,分别将多个指数表示成联合稀疏形和串代换形式,然后利用快速Shamir算法进行计算。分析表明,算法有效降低了快速Shamir算法的运算次数。     

嵌入式TCP/IP的优化设计与硬件实现

提出一种嵌入式系统中实现TCP／IP的解决方案。通过优化设计清晰的TCP／IP和应用层接口、防止多余的内存拷贝和实现数据包整序重发及窗口控制,分析在嵌入式系统上实现TCP／IP的速度、程序大小、内存大小以及编译器等特点,并针对这些特点提出实现TCP／IP的技巧和方法。     

一种基于牛顿迭代的快速收敛指数算法的设计与实现

针对IEEE-754标准浮点指数运算的要求,通过对现有的几种指数运算硬件实现方法的分析,结合牛顿迭代原理推导出一种新的按指数速度收敛的算法,并用Verilog HDL语言实现了一个精度为56位的指数运算单元。该算法通过查表和乘法来实现迭代操作,并通过增加迭代次数来降低查找表的大小。所实现的运算单元采用九级流水线结构,工作频率可以达到200MHz。     

粒子滤波用于硬件实现的改进算法研究

粒子滤波算法适合于处理非线性非高斯问题.但是粒子滤波算法比较复杂,实时性差.以提高粒子滤波算法的运行速度和节省存储空间为目的对现有的粒子滤波算法进行了一些改进,以二维纯方位目标追踪为例,在TI公司的TMS320C54x DSP上验证了改进以后的算法更适合于硬件实现,运行结果证实了改进后的算法节省了硬件存储资源的同时,运算速度上也比传统的粒子滤波算法有所提高.     

用线性和对数特性实现中频放大电路的设计

阐述中频放大器电路的组成原理、设计方法和测试方法。整个系统的组成包括线性通道、对数通道和稳压电源三部分。线性通道中,使用高性能低噪音宽带差分放大器AD8350进行线性放大,电路输入匹配于50Ω,具有"单端-差分"转换网络,增益为18 dB,输出功率范围宽达-90~+8 dBm(1dB压缩点)。功率分配网络用于线性输出和对数放大器的输入。对数通道中,采用高动态范围宽带对数放大器AD8309作为主要部件,对数放大器输出的电压信号与输入功率的dBm值呈线性关系。该信号用以检查线性通道是否正常,并可估计整机性能。在输入功率为-68~-8 dBm时,对数放大器输出电压范围为0.19~2.06 V。     

一个改进的离散对数问题攻击算法

小步—大步攻击算法是一个求解离散对数问题通用且高效的算法,但较大的存贮开销是它的一个明显不足。提出的改进算法使得存贮开销减少一半,并取消了求逆元操作,通过引入抗冲突的哈希函数,省略了表排序过程,并使查表时间降到常数级。性能分析表明,改进算法的时间和空间耗费明显降低,性能优于原算法。另外,还探讨了如何通过降低问题的规模来进一步缩短攻击算法的计算过程,并给出了一个简单易行的对离散对数进行奇偶筛选的方法。     

人工神经网络VLSI脉冲流算法实现技术

人工神经网络以其自组织、自适应、自学习能力以及非线性、非局域性、非定常性和凸性等优点得到广泛重视。本文分析现有人工神经网络模型及算法,总结了现有人工神经网络实现上的弊端,然后着重讨论了数据模结合的VLSI人工神经网络技术和脉冲流技术。在现有的各种脉冲流技术基础上,给出一个以模拟方式实现突触乘积和突触输出累加,数字方式实现权值储存的脉冲流人工神经网络。     

二维离散小波变换的可重配置VLSI架构

设计一种二维离散小波变换的可重配置VLSI架构。根据二维图像处理中数据量大、芯片面积主要由片上的SRAM存储器决定的特点,提出使用单13SRAM的内存优化技术,在偶数周期,源数据由片上RAM读出,计算结果存在寄存器组中,在奇数周期,源数据由寄存器组读出,计算结果存放在RAM中。该方法较传统的双口SRAM实现节省了约56％的芯片面积。以此为基础,提出一种改进的基于图像块的扫描方式,使模块之间的数据传输性能相比于通常的基于行的实现方式提高了20％。     

一种VLSI剖分系统的研究与实现

基于多水平方法,设计并实现了一种VLSI剖分系统（Multilevel-based VLSI Partitioner,MVP）。介绍了MVP系统的结构框图、处理流程及模块功能。MVP系统的多水平剖分程序引入图核到粗化阶段,谱图论到初始剖分阶段,群智能到投影优化阶段,得到了无向赋权图更优的剖分。MVP系统特点体现在VLSI线网到无向赋权图的转换,避免了剖分算法直接在VLSI线网上进行剖分,提高了VLSI剖分的效率。实验及分析表明MVP系统的多水平剖分程序能找到更优的图剖分,以及MVP系统找到比现有技术更优的VLSI剖分,提高了VLSI剖分的性能。     

VLSI implementation of pulsating neural networks

We describe a generic approach for realizing networks of pulsating neurons based on charge pumping of interface states situated in the channel of MOS transistors. Two basic building blocks will be described: the pulse activated charge pumping (PSCP) synapse, and the charge sensitive oscillator (CSO). The PSCP synapse which operates as either a short or a long term memory device which produces a charge packet proportional to the number of pulses applied to its input, will be described in detail together with experimental results demonstrating its capability. The CSO circuit which is a charge controlled oscillator will be described together with simulations of its output frequency dependence on its input voltage, and the relation between the temporal dependence of output waveform on its input charge.     

一种面向FPGA的指/对数函数求值算法

CORDIC算法常用于高效地实现多种超越函数求值,但算法的通用性使其无法针对具体函数进行优化。提出一种统一的指数/对数函数迭代求值算法LnE,实现方式与CORDIC算法类似,每次迭代同样只需进行移位、加法和简单的判断操作,拥有线性收敛速度,但LnE算法具备更多优势：只需x、y两条通路;每次迭代均进行加法操作,不需根据迭代系数[di]选择加法/减法,控制简单;不需进行扩展因子补偿;不需重复某些迭代以保证收敛。因此LnE算法的迭代次数和每次迭代的开销均小于CORDIC算法,相对于CORDIC算法可节省1/3以上的面积开销。     

Turbo码译码器VLSI结构的研究

探讨了Turbo码Log—MAP译码算法的VLSI实现技术。着重研究了计算状态度量的加比选结构以及实现MAP算法的滑窗法，并对整体译码方案进行了描述。还提出了可行的实现方案。通过实验仿真表明所用的方案能够达到精度要求。     

具有拥塞缓解策略的动态虚拟通道研究及其VLSI实现

虚拟通道技术改善了片上网络性能,却带来了巨大的面积与功耗开销.通过分析静态虚拟通道的不足,提出了基于拥塞缓解策略的动态虚拟通道结构.它采用链表方式组织缓冲,可以自动调整通道结构来适应各种流量负载:在较低流量下,该结构扩展通道队列深度,减小了报文传输延迟;在较高流量下,它增加虚拟通道数量,消除队列头阻塞与通道不足阻塞,并缓解拥塞现象发生,减少流反馈次数,提高了网络吞吐率.在90nm CMOS工艺下完成了DVC路由器的VLSI设计,与传统路由器相比,不仅改善了报文传输延迟与吞吐率,而且有效降低了面积与功耗开销.     

一种改进的低成本自适应双三次插值算法及VLSI实现

提出了一种新型图像缩放算法, 由自适应锐化滤波器和双三次插值组成.锐化滤波器减轻了双三次插值产生的模糊效应, 自适应技术进一步提升了图像缩放质量. 为了减少运算量, 提出前置滤波和后置滤波技术.与其他几种算法相比较, 本文的算法在主观和客观评价方面都明显胜出. 为了实现实时低成本设计, 提出了一种该算法的流水线超大规模集成电路 (Very large scale integration, VLSI)架构. 在现场可编程逻辑器件 (Field-programmable gate array, FPGA)上实现, 占用695个逻辑单元(Logic elements, LEs), 时钟频率达到165MHz, 减少了36.8%逻辑单元, 图像质量平均峰值信噪比 (Peak signal-to-noise ratio, PSNR)提升了1.5dB.     

一种高性能QAM解调器的设计与实现

提出了一种适用于DVB-C标准的高性能QAM解调器。通过采用改进的解调算法并优化其VLSI实现结构,该设计在现场测试中不仅取得良好的性能并且节约了硬件资源。该解调器支持4/16/32/64/128/256QAM六种调制模式,符号率1～7 MSps范围内连续可调,具有高灵敏度以及可捕获最大达±700 kHz的载波频偏。实现结果表明该文设计的解调器非常适合于低成本的有线电缆系统。