滑动DCT-LMS自适应算法研究与FPGA实现

研究一种改进的低复杂度复数滑动离散余弦变换(DCT)最小均方(LMS)自适应算法,并设计该算法的FPGA实现结构。在常规LMS算法的输入端前添加改进的滑动DCT,降低输入信号之间的关联性,提高自适应算法收敛速度。改进的滑动DCT算法针对硬件实现进行了优化,提高其在硬件实现中稳定性和精度。给出算法在FPGA实现框图、结果和Matlab仿真结果的对比,以及算法在FPGA中的资源使用。算法已经在实际工程中应用,效果远优于常规LMS自适应算法。     

浮点运算的FPGA实现

介绍了采用FPGA实现浮点基本运算的方法,并在ALTERACyclone系列芯片试验验证该算法在高速时钟条件下的性能。     

基于FPGA的高速低功耗自适应滤波器的实现

基于对分组正则有符号数制(CSD)的改进,设计了一种利用FPGA实现误差符号LMS算法的简单方法,并采用该方法结合转置滤波器结构在FPGA上实现了高吞度量低功耗自适应滤波器.     

快速浮点加法器的FPGA实现

讨论了3种常用的浮点加法算法，并在VirtexⅡ系列FPGA上实现了LOP算法。实验结果表明在FPGA上可以实现快速浮点加法器，最高速度可达152MHz，资源占用也在合理的范围内。     

Altera演示基于模型的FPGA浮点DSP工具

Altera公司演示了使用FPGA的浮点DSP新设计流程,这是基于模型的浮点设计工具,支持在FPGA中实现复数浮点DSP算法。Altera浮点DSP设计流程包括集成在DSP Builder高级模块库中的Altera浮点DSP编译器、QuartusIIRTL工具链、ModelSim仿真器,以及Math—WorksMATL...     

Turbo简化译码算法的FPGA设计与实现

在深入分析Turbo译码算法的基础上,采用MAX-LOG-MAP算法进行了Turbo码译码器的FPGA设计与实现,并给出相应实现参数和结构。对FPGA的实现与MATLAB浮点算法做了仿真比较。     

LMS自适应算法的FPGA设计与实现

自适应算法的实现是自适应滤波技术应用于工程实践的基础。本文在分析LMS(最小均方误差)算法原理的基础上,讨论了算法实现的数制、计算量和迭代流程,在减小计算复杂度的基础上,给出了一种基于FPGA的实现方案。仿真结果表明,该方案能够保证LMS算法的收敛性和稳定性,可以应用于实际的数字信号处理系统。     

基于FPGA的高斯建模运动目标检测算法

运动目标检测技术是在图像序列中将运动目标从背景图像中提取出来,为高级运动分析提供必要的信息,因此运动目标的快速正确检测对后期处理至关重要。为了满足高速场合的要求,减少目标检测的消耗时间,采用Altera公司的CycloneII系列的FPGA,研究设计了基于FPGA的高斯建模运动目标检测算法。该算法采用了流水线方法设计算法结构,以及浮点化整的方法处理浮点计算,实验结果表明,该设计在FPGA上运行快速稳定,检测效果良好,并且精度高。     

基于VHDL的浮点算法研究

浮点运算是数字信号处理中最基本的运算,但因为现行EDA软件没有提供浮点运算功能,使其在FPGA中的实现却是个棘手问题.文中提出了一种基于VHDL的高精度浮点算法,并以9位实序列为例,通过浮点数表示、对阶操作、尾数运算以及规格化处理等步骤高效并准确地实现浮点加/减法、乘法、除法以及平方根等运算,最后在FPGA中下载并实现了上述浮点运算,并给出测试结果.测试数据表明:所设计的浮点算法在其浮点数位宽所对应的精度范围内,可以在FPGA上成功地实现包含加、减、乘、除及求平方根等各种浮点运算.     

基于FPGA的双轴倾角计信号提取方法研究

为从车辆复杂噪声背景下实时提取双轴倾角计的有效信号,在分析弱信号特征提取方法的基础上,针对LMS算法在处理相关信号时收敛速度降低的缺点,提出一种对噪声敏感度较低的变步长LMS算法,基于FPGA平台设计实现一种采用一阶滤波单元重用方式实现多阶LMS滤波器的可扩展滤波器结构.试验首先通过收敛速度评价指标验证算法的优越性;其次利用滤波后的双轴倾角计信号的频谱分析证明算法对其自身噪声与车载环境噪声有较好抑制;最后对比5种不同硬件平台实现结果的差异,试验表明FPGA实现方案在执行时间、功耗和硬件占用率方面具有明显的优势.     

浮点反正切函数的FPGA实现

设计了一种基于CORDIC算法计算浮点反正切函数的的硬件结构,并在Altera公司的FPGA芯片上进行了验证,最后在Nios II处理器系统中以用户自定义指令的形式实现,通过C语言程序验证了浮点反正切模块的正确性。     

基于FPGA的浮点指数函数算法研究与实现

基于FPGA的核电站仪控设备中涉及大量浮点指数运算,而常用的CORDIC算法和线性逼近法等存在计算范围小、计算精度不高等问题,对FPGA硬件实现指数函数的方法进行研究,并提出一种改进的级数近似法;该方法对输入进行预处理,将输入分解后采用查找表和泰勒级数展开结合的方法,在展开很少项数的情况下快速收敛,发挥查找表法和级数近似法的优势,提高算法的运算精度和效率;在Matlab环境下对改进算法的有效性进行仿真验证,且采用Verilog语言进行编程实现,在Microsemi公司的IGLOO2系列FPGA上进行具体算法性能验证;Matlab仿真和FPGA验证结果均表明,改进的级数近似法能够大幅增大指数函数的自变量输入范围,并提高计算精度。     

基于IP核的数选式浮点矩阵相乘设计

本文根据数选式矩阵运算特点,结合低阶矩阵运算IP核,采用将IP核嵌入到数选矩阵中,同时添加浮点加法运算的方法,实现浮点矩阵相乘.在节省资源消耗的同时提升了系统性能,并将改进的浮点矩阵运算在FPGA中实现.仿真结果表明该设计可行,具有一定的实际意义和应用前景.     

基于FPGA的浮点向量协处理器设计

为满足现代数字信号处理中大量数据的运算需求,利用ARM946和Xilinx公司的现场可编程门阵列芯片逻辑资源和IP库,设计专门用于浮点复数向量运算的64位协处理器,对相关浮点运算进行优化,并在硬件仿真平台上进行测试。结果表明,该协处理器可使浮点复数向量运算性能得到大幅提高。     

基于FPGA的可配置浮点向量乘法单元设计实现

针对目前采用IEEE 754浮点标准设计的FPGA浮点运算器中吞吐率与资源利用率低等问题,提出一种运算精度与运算器数量可配置的并行浮点向量乘法运算单元。通过浮点运算器的指数、尾数位数可配置化设计,提高系统资源利用率,并将流水线技术与并行结构结合,提高数据吞吐率。以EP4CE115型FPGA为测试平台,当配置10组FP14运算器时,系统的逻辑资源占用约为4.2%,峰值吞吐率可达4.5 GFLOPS。结果表明,提出的浮点向量乘法单元有效提高了FPGA资源利用率与运算吞吐率,同时具有高度的可移植性与通用性,适用于FPGA向量乘法运算的加速。     

基于并行技术和流水线的LMS自适应滤波算法

针对现有自适应滤波算法中数据处理效率低的问 题,提出了基于并行技术和流水线的最小均方误差（Least mean square,LMS）自适应滤波算法。该算法构建基 于并行技术的多输入多输出滤波器结构,成倍提高系统滤波处理速度;设计基于流水线的LMS 自适应滤波权系数求解方法,有效改善了权系数计算效率。最后利用现场可编程门阵列(Field programmable gate array,FPGA)对该算法进行了验 证,结果表明,对于四级并行流水线四阶LMS自适应滤波器,其数据处理速率提高了约8倍,在相同的数据处理速率下,其功耗可降低约84%,从而提高了LMS自适应滤波处理速率,降低了系统功耗,实现了高速、超高速数据流的实时自适应滤波 处理。     

基于PDLMS算法的数字波束形成以及FPGA实现

采用高并行度的并行延时最小均方(PDLMS)算法，用现场可编程门阵列(FPGA)实现自适应数字波束形成模块。使用VHDL完成了该算法在硬件上的实现，同时给出了计算机仿真结果和系统硬件资源分析。仿真结果表明该方法结构简单，易于实现。     

基于DSP和FPGA的组合导航系统设计

为满足组合导航系统数据计算量大、实时性高,对系统微型化、高精度的要求,设计了基于TI浮点数字信号处理器TMS320C6713B和CycloneⅡ系列EP2C20Q240C8 FPGA的组合导航系统.DSP处理速度快.浮点数据处理能力强,主要完成导航数据处理任务;FPGA控制能力强,设计灵活,用作主控制器.详述了系统的硬件组成和工作原理,DSP与FPGA之间的数据交换通过双端口RAM实现.试验结果表明,该系统完全满足组合导航系统的要求.