适于微处理器的无ROM快速开方算法

介绍了一种直接进行开方运算的算法,该算法抛弃了传统的十进制开方方法,既不需要查开方表,也不需要多次迭代运算,而是运用二进制的特点直接进行移位和单步除法运算,具有简单、快捷、运算精度高的优点,误差小于万分之一,运用此算法微处理器可在不增加硬件的基础上具有开方运算功能,解决了单片机之类低位元机应用的一大难题。     

基于FPGA的开方运算实现

开方运算作为数字信号处理(DSP)领域内的一种基本运算,其基于现场可编程门列阵(FPGA)的工程实现具有较高的难度.本文分析比较了实现开方运算的牛顿-莱福森算法、逐次逼近算法、非冗余开方算法3种算法,并给出了基于FPGA的开方器的实现方法,同时对逐次逼近算法、非冗余开方算法和IP_core的性价比进行了分析比较.     

差分迭代椭圆算法

在一般光栅象素的椭圆生成算法中,其主循环中均带有乘法和开方等运算,历而其计算量较大。本文介绍的差分迭代椭圆算法,利用椭圆的某一参数方程可表示成两个圆参数方程的组合,而采用圆的差分迭代算法。因此,使其在主循环中仅有加、减法和移位运算,极大地降低了计算量,并易于硬件集成。本文还对椭圆弧的生成作进一步讨论,并举例就其误差与中点椭圆算法作了比较。     

快速开方算法在微控制器上的实现

本文介绍了两种微控制器快速开方算法:改进牛顿-拉夫逊算法和模拟手算开方算法。前者是以牛顿-拉夫逊算法为基础的一种改进算法;后者是模拟手算开方过程实现开方的微控制器算法,这两种算法都具有较高的开方速度和计算精度。文章中作者以32位数开方为例,详细的介绍了这两种算法用汇编语言实现的过程,并给出算法实现的流程图,最后根据两种算法的特点和实际运算时间,总结了两种算法的优缺点。     

32位嵌入式系统中扩展精度数学算法实现

提出了一种32位嵌入式系统中应用的扩展精度数学算法。适用于缺乏数字协处理器硬件支持并且软件浮点运算达不到系统时间要求的系统。算法运算数据精度高、扩展性好。介绍了32位乘法、除法、开方算法以及64位加法、减法、乘法算法。     

快速开方算法及其在单片机中的实现

在计算机的开方算法中,较常用的是基于牛顿迭代公式的开方算法,对于任意正数C,可知求C~(1/2)的牛顿迭代公式为x_(k 1)=(x_k C/x_k)/2。但是,在计算机中应用牛顿迭代公式求取C~(1/2)存在着两个明显影响运算速度的因素:①在计算机内,乘2和除2运算可用比乘除操作运算速度快得多的左移和右移操作数来实现。在牛顿迭代公式中,x_k不一定为2,所以计算C/x_k项不能使用移位操作而只能使用除法运算来进行。②使用牛顿迭代公式,要涉及到设置初值(即     

快速开方算法在微控制器上的实现

介绍了两种微控制器快速开方算法:改进牛顿-拉夫逊算法和模拟手算开方算法。前者是以牛顿-拉夫逊算法为基础的一种改进算法;后者是模拟手算开方过程实现开方的微控制器算法,这两种算法都具有较高的开方速度和计算精度。笔者以32位数开方为例,详细介绍了这两种算法用汇编语言实现的过程,并给出算法实现的流程图,最后根据两种算法的特点和实际运算时间,总结了两种算法的优缺点。     

快速开方算法在微控制器上的实现

介绍了两种微控制器快速开方算法：改进牛顿-拉夫逊算法和模拟手算开方算法。前者是以牛顿-拉夫逊算法为基础的一种改进算法；后者是模拟手算开方过程实现开方的微控制器算法，这两种算法都具有较高的开方速度和计算精度。笔者以32位数开方为例，详细介绍了这两种算法用汇编语言实现的过程，并给出算法实现的流程图，最后根据两种算法的特点和实际运算时间，总结了两种算法的优缺点。     

基于SRT4的整数除法器设计与优化

为改良处理机中除法的算法表现,使用SRT-4实现对SRT-64算法的模拟,用Verilog设计并实现一个整数除法器.设计通过对数据的预处理,以SRT4算法为基础,每个周期3次迭代,等效于基数64位数的递归除法.在商的位选中加入并行中间值,对中间数据处理进行冗余计算.运算的最终延迟通过数位循环数加上一些额外的循环,用于规...     

基于Goldschmidt算法的高性能双精度浮点除法器设计

针对双精度浮点除法通常运算过程复杂、延时较大这一问题,提出一种基于Goldschmidt算法设计支持IEEE-754标准的高性能双精度浮点除法器方法。首先,分析Goldschmidt算法运算除法的过程以及迭代运算产生的误差;然后,提出了控制误差的方法;其次,采用了较节约面积的双查找表法确定迭代初值,迭代单元采用并行乘法器结构以提高迭代速度;最后,合理划分流水站,控制迭代过程使浮点除法可以流水执行,从而进一步提高除法器运算速率。实验结果表明,在40 nm工艺下,双精度浮点除法器采用14位迭代初值流水结构,其综合cell面积为84902.2618 μm²,运行频率可达2.2 GHz;相比采用8位迭代初值流水结构运算速度提高了32.73%,面积增加了5.05%;计算一条双精度浮点除法的延迟为12个时钟周期,流水执行时,单条除法平均延迟为3个时钟周期,与其他处理器中基于SRT算法实现的双精度浮点除法器相比,数据吞吐率提高了3~7倍;与其他处理器中基于Goldschmidt算法实现的双精度浮点除法器相比,数据吞吐率提高了2~3倍。     

一种基于Windows9X/NT的考试系统的研究与实现

文章以计算机基础知识考试软件系统为背景,就考试的“无纸化”提出了一套完整的考试系统的实现方案。并论述了基于试题原语的考题的组成、具有Windows特点的考试环境和实现快速、安全自动阅卷中的有关技术问题。     

高速32位伪随机数发生器电路设计

文章提出了一种实现32位伪随机发生器电路设计方案。该方案的关键是对产生伪随机数所需要的乘法器和模2n－1加法器的设计。针对所采用的伪随机数迭代函数的特殊性,提出了特定的32位×16位乘法器以及模231－1加法器实现方案,使电路的速度得以提高,规模得以减小。整个电路设计采用VHDL语言描述,并通过了逻辑仿真验证。文章同时介绍了一般乘法器以及并行前缀模2n－1加法器的设计原理。     

多线程内存数据库服务器设计

文章介绍了一个多线程内存数据库服务器（MTMDS）,由于采用多线程技术,克服了多进程体系结构资源消耗多、进程调度开销大、难以实现大容量共享存储等主要缺陷。文中详细阐述了采用“移动平均反馈”事务预测法（MMFP）的实时数据库引擎（RDE）、动态内存管理（DMM）、用户数据索引及并发控制。     

基于人工神经网络的机器人视觉系统中三维信息的快速并行求解

文章论述的是在一种主动式激光差频扫描机器人三维视觉系统中,用人工神经网络对其系统空间扫描点三维坐标值进行大规模并行计算以便达到实时机器视觉,并论述了用模拟VLSI技术实现训练后神经网络芯片的可行性及意义。     

基于动态缓冲的实时同步策略

缓冲是实时多媒体同步策略中的重要的方法。该文讨论了一种在实时多媒体应用中使用的动态缓冲方法,在此基础上建立一个用于分析在网络延迟具有概率分布的情况下数学模型,并制定动态同步策略。     

多处理机容错系统中实时任务的轮转式调度算法

基于多处理机实时系统的“主从备份技术”,文章提出一种采用轮转式调度策略实现容错调度的算法。模拟结果表明,该算法可达到较均衡的任务分布,提高了CPU利用率。     

Montgomery方法及其在伪随机数发生器中的应用

文章在Montgomery算法的基础上作了一些改进使之适合于硬件实现,并将修改后的Montgomery算法用于计算一种类Blum－Micali伪随机数发生器的计算,从而在很大程度上提高了该发生器的速度。该伪随机数发生器的安全性是基于离散对数的难题,如果素数q的位数很高（如512－bit）,则伪随机数发生器是很安全的。     

基于OOPN的多处理机操作系统设计与实现

大多数实时系统具有事件驱动的并发特性,同时多处理机系统在实时领域得到了广泛的应用。实时系统内在的并发性以及与环境的交互性导致了实时软件复杂的控制结构,使得开发实时软件十分困难。由于PETRI网是一种适合于描述并发的可视化建模语言,有形式化描述。所以,作者采用PETRI网来表示一个实时软件中的并发部分,用普通编程语言实现剩下的顺序程序部分。两级程序设计方法可以更加有效、可靠地开发实时软件。文章涉及的实时操作系统是以RTLinux为基础,对其内核进行扩展,使之支持OOPN1形式的作业描述,并具有实时多处理机调度功能。     

一种向量形RSA密码体制的探讨与算法实现

随着当前计算机网络应用领域的扩大,计算机网络通讯中的防窃密问题变成迫切需要解决的一个重要课题。文章首先讨论了公开密钥体制及向量形RSA密码体制原理和它的安全性;并提出了判定安全素数的一些方法,即2＋1型素数是改进的RSA密码体制所需要的安全素数,指的是若P为一个素数,则可以通过其充要条件4p≡1（mod 2p＋1）来判定2P＋1也是一个素数。当P较大时,4p≡1（mod 2p＋1）的判断是一个复杂的幂模运算,作者通过使用C语言编程实现了这一算法。     

一种有效的数据分布算法

文章在综合了最佳适应算法、站点全受益法和附加副本算法的基础上,提出了一种有效的数据分布算法,该算法开始依据最小开销确定初始无冗余分布,然后考虑副本站点是否节省费用来确定冗余.