共查询到20条相似文献,搜索用时 46 毫秒
1.
日本东芝公司已将TC180C系列基础单元集成电路新产品商品化。本新产品采用0.5μm·CMOS微细加工技术及三层布线技术,其集成度高达38万5000;门,可在时延为0.23ns下高速工作。它与已商品化的5V驱动电压下工作的TC26SC系列相大在3.3V低压驱动下,功耗也削减65%。单元库内备有以约350种基本单元、约500种I/O童元为主的RAM、ROM等存储单元;乘法运算器、加法。减法运算器等运算用大规模单元。同时,单元库可与TC26SC系列互换,也易于进行原来系列置换。高集成、高速工作的基础单元集成电路已商品化@李黎… 相似文献
2.
陈兆铮 《固体电子学研究与进展》1998,(1)
据《SemiconductorWorld》1995年第6期报道,日立制作所和VLSI公司已共同开发成0·35μm尺寸的ASIC工艺技术。这种新技术,在电源电压2.2V—3.6V下,门速度可达110ps,耗散功率为7μW/G·MHz。采用5层金属布线技术,最大的集成度为500万门,工作频率为250MHz以上。布线间距为1.4μm,与1.6μm布线间距相比,集成度提高1.3倍。最大管脚数为1280。0·35μmASICI艺技术@陈兆铮 相似文献
3.
日立制作所开发耗散功率1.2μW、工作频率100MHz、0.5μPrnCMOS门阵列IIG72G系列,并从1994年6月开始销售。该系列最大使用门数约50万门,工艺采用0.SHrn三层AI布线,申源电压为2.7V、3.3V时的门速度为0.Zns,与以前该公司产品相比速度提高1.5倍,耗散功率为1.ZZ。W,与该公司的产品相比减少1/2左右。封装采用QFP和PG八,也在研制BGA的封装,50万门的JI:IG72G6677/为]2万日元(购买1000个时的单价)。日立公司开发0.5μm CMOS门阵列@一凡… 相似文献
4.
文章介绍了一种CMOS双路输出低压差电源。电路设计中,采用E/DNMOS基准,用PMOS管作调整管;电路实现采用1.5μm硅栅自对准E/DCMOS工艺。该低压差电源可提供输出电流为1A的3.3V固定输出(压差为0.6V)和1A可调输出,并具有短路保护和过压保护等功能。 相似文献
5.
介绍了一种适用于高速串并转换电路(SERDES)的MUX/DEMUX,采用0.18μmCMOS工艺.数据传输速率达到10GB/s。该电路主要由锁存器、选择器和时钟分频器3个模块组成,采用1.8V电压供电.MUX和DEMUX功耗分别为132mW和64mW。 相似文献
6.
7.
8.
孙再吉 《固体电子学研究与进展》1997,(2)
据《NEC技报》1996年第5期报道,NEC最近开发了栅长为0.07μm的CMOS。在1.5V电源电压下,其迟延时间为19.7ps。这种0.07μmCMOS器件采用如下技术:①为了控制因栅长缩短而引起的阈值电压下降,采用了35um深度的源一漏连接技术;②为防止栅阻抗下降而开发了p-n型钨多边栅(tungstpolysidegate)电极技术;③为降低寄生电容而采用了离子注入技术;④采用0.07μm约电子束曝光技术。0.07μm的CMOS技术@孙再吉 相似文献
9.
设计了应用于低中频GSM接收机的三阶单环单比特结构∑-△A/D转换器。调制器采用全差分开关电容积分器实现。仿真结果显示,在工作电压为3V、信号带宽200kHz、0.35μmCMOS工艺的条件下,过采样率选择为64,信号/噪声失真比(SNDR)达到85dB,功耗不超过11mW。 相似文献
10.
11.
12.
13.
0.6μm CMOS静态分频器电路设计 总被引:6,自引:0,他引:6
分频器目前已经广泛用于光纤通信系统和无线通信系统.本文提出了一个利用0.6μmCMOS工艺实现的1:2静态分频器设计方法。在设计高速分频电路时,由于源极耦合逻辑电路比传统的CMOS静态逻辑电路具有更高的速度,所以我们采用了源极耦合逻辑电路来实现D触发器的设计,并用SmartSpice进行了仿真。测试结果表明.当电源电压为5.0V.输入信号峰峰值为1.6V时。电路可以工作在580MHz、功耗为12mW。本文提出的电路适用于SDH STM-1/4的光纤通信系统。 相似文献
14.
15.
16.
17.
18.
19.
一种低电压的CMOS带隙基准源 总被引:11,自引:6,他引:5
设计了一种用于集成电路内部的带隙基准源,采用了1.0V/0.18μmCMOS工艺。该电路利用电阻分压和高阶温度补偿,达到降低温度率数的目的,并具有好的电源抑制比。SPICE仿真结果表明,在0℃-100℃范围内度可达到18ppm/℃,其电源抑制比可达到62dB。 相似文献