一种适于实现Datapath电路的FPGA逻辑模块

提出一种适于实现数据通路的FPGA逻辑模块。每个模块包括4个基于全加器的逻辑单元。逻辑单元分为组合和时序两部分：组合部分以1位全加器为基础,有两个输出端,这两个输出端在必要时可以合并在一起以实现功能更复杂的单输出函数;时序部分基于可配置的D型触发器。逻辑单元在结构上保证了电路的高速性。工艺映射的实验结果显示,在实现数据通路中的常用电路时,新逻辑单元比基于LUT的FPGA单元平均大约节省75%的MOS管数。     

单输出组合网络的TLU FPGA的逻辑映射

基于真值表结构的ＦＰＧＡ，即ＴＬＵＦＰＧＡ是一种颇具代表性的ＦＰＧＡ结构。在本文中作者针对单输出组合网络，提出并实现了对面积和延迟进行折衷考虑的ＴＬＵＦＰＧＡ的逻辑映射算法，它综合了面积驱动的Ｃｈｏｒｒｌｅ－ｃｒｆ及延迟驱动的Ｃｈｏｒｔｌｅ－ｄ的的优点。     

ABC95阵列机的FPGA实现及其优化

ＡＢＣ９５阵列机是１６个节点组成的ＳＩＭＤ并行在用ＦＰＧＡ设计实现此机器时的主要问题是ＦＰＧＡ利用率太低。介绍几种优化手段,将ＡＬＵ、乘法器和译码器都用ＦＰＧＡ实现。这样减少了系统各模块之间的连线数,达到了提高ＦＰＧＡ利用率的目的。     

VHDL高级综合系统设计中某些关键问题的技术决策

本文的研究实现了从电路系统行为（含算法及功能）的ＶＨＤＬ描述到ＲＴＬ和逻辑结构级描述的高级综合，并针对ＸｉｌｉｎｘＦＰＧＡ文件库映射成工艺相关的ＡＳＩＣ，直至生成ＦＰＧＡ的器件，整个系统包括七个部分，本文重点讨论每个部分技术决策以及在ＳＵＮＳＰＡＲＣ２个实现的运行结果。     

几个FPGA逻辑设计问题的浅析

ＦＰＧＡ技术在数字系统中得到越来越广泛的应用，考虑到ＦＰＧＡ的特点，基于ＦＰＧＡ技术的逻辑设计存在一些特殊性。本文以ＸＣ３０００系列ＦＰＧＡ芯片的为例，较详细地阐述了有洋ＦＰＧＡ逻辑设计的几个问题。     

FPGA中的微程序设计

基于查表的商用ＦＰＧＡ是当前进行快速系统原型设计最流行的ＡＳＩＣ手段，文中根据ＸＩＬＩＮＸ的ＦＰＧＡ产品具有片上ＲＯＭ的特性，提出了在其内部实现微程序控制和管理复杂逻辑电路的新思想，并且在实际应用中取得满意的效果。文中还详细描述了在ＦＰＧＡ内部编写微程序的方法和编址技巧，给出了用ＦＰＧＡ实现一个典型的微程序控制器的电路模板，并总结了其应用特点和局限性。     

区分市场上的硬猫软猫

现在市场上有各种各样的调制解调器（Ｍｏｄｅｍ）,也 就是我们俗话说的“猫”。一般来说,Ｍｏｄｅｍ都必不可少地要拥有四个基本模块。第一个模块由一块编码／解码芯片（Ｌｉｎｅ ＣＯＤＥＣ）和与之协调工作的 ＤＡＡ（ＤａｔａＡｃｃｅｓｓ Ａｒｒａｎｇｅｍｅｎｔ,数据通路阵列）、信号隔离电路组成,该部分负责数据的ＡＤ／ＤＡ（模数／数模）转换和接收、发送、诊听ＰＳＴＮ线路上的信号。这个模块在Ｍｏｄｅｍ中只能以硅芯片和电路的模式存在;第二个重要模块是数据整理模块,它的核心是ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒ…     

FPGA布局布线的指导和调整

介绍在规模现场可编程逻辑单元阵列（ＦＰＧＡ－ＦｋｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）集成电路设计中如何利用开发工具对自动布局，布线的合理指导和对不合理布局，布线的调整方法。     

高温下带有微控制器接口的PWM发生器

针对高温特点,提出了一种用ＦＰＧＡ实现ＰＷＭ发生器的新方法。详细叙述了该方法的基本原理,并以其中的一个死区时间产生电路为例,介绍了电路的设计要点及时序分析。该ＰＷＭ发生器与微控制器密切配合,实现了高温正统逆变。     

利用FPGA实现DDS专用集成电路

最近几年，现场可编程门阵列（ＦＰＧＡ）技术得到了迅速的发展和广泛的应用。利用ＦＰＧＡ，不仅可实现一般数字逻辑电路的集成，而且在实现各种专用集成电路（ＡＳＩＣ）方面也开始引起人们的重视。作者在利用ＦＰＧＡ实现直接数字合成（ＤＤＳ）专用电路方面取得了一些进展。通过这些进展的介绍，可使人们对ＦＰＧＡ应用的一个发展趋势有所了解。     

基于FPGA的遗传算法的实现

遗传算法是基于自然选择法则的一种鲁棒并行计算方法,它可广泛应用于各类分布式与集中式的工业优化控制过程中。遗传算法本质的并行性及其操作的简单性使其非常适合用现场可编程逻辑器ＦＰＧＡ实现。提出了一种基于ＦＰＧＡ的遗传算法的硬件系统,实现了高效并行计算平台。     

一种基于FPGA技术的虚拟逻辑分析仪的研究与实现

逻辑分析仪的现状、发展趋势及研制虚拟逻辑分析仪的必要性,论述了基于 ＦＰＧＡ技术的虚拟逻辑分析仪的设计方案及具体实现方法,介绍了其中控制器的设计原理。将先进的ＦＰＧＡ技术引入硬制版的设计中,为研制ＰＣ虚拟仪器提出了一种新思路;充分利用硬件软化的思想,将仪器的诸多功能集成在软件中实现,利用面向对象、窗口等技术,实现了灵活、通用的虚拟仪器面板功能。     

以延时优化为目标的工艺映射驱动的分解方法

逻辑电路的分解影响ＦＰＧＡ工艺映射后目标电路的延迟时间，采用何种分解方式也与映射结果密切相关。为快速有效地缩短电路延时，本文从工艺映射的基础理论出发，提出映射驱动的逻辑分解方法。     

8087协处理器CMOS单元库的设计

在对8087协处理器芯片进行剖析的基础上，我们对电路的逻辑进行了提取，分析了电路的功能，并对部分功能进行了仿真验证。将其中的全加器单元NMOS电路改为CMOS电路，本文以此为例，介绍了将NMOS电路改为CMOS电路时，建立CMOS单元库的流程及应注意的问题。     

FPGA的测试

随着ＦＰＧＡ的发展,测试ＦＰＧＡ的技术也得到了相应的发展,出现了不少有关ＦＰＧＡ的测试方面的文献,有些讨论逻辑资源的测试,也有一些讨论连续资源测试。     

分布式运算单元的原理及其实现方法

以Ｘｉｌｉｎｘ 公司的 ＸＣ ４０００系列 ＦＰＧＡ（现场可编程门阵列）为例，介绍了分布式运算单元ＤＡ（ Ｄｉｓｔｒｉｂｕｔｅｄ Ａｒｉｔｈｍｅｔｉｃ）在高速 ＤＳＰ设计中的原理及实现方法。     

使用同步电路综合工具优化异步电路

现可用的同步电路综合工具对捆绑数据类异步电路直接映射的方法不能有效地约束时序,分模块综合的方法不能进行全局优化,其中以标准单元组成C单元降低了电路性能、增加了电路面积．通过将4相位捆绑数据寄存器流水线数据通道等效为一个同步流水线,可以自顶向下地进行有时序约束的综合,采用全定制C单元,并把其当作组合逻辑门进行分析,综合出的电路更加优化．使用此方法实现的一个数据流AES芯片的数据通道的面积延时积是直接映射方法的88％左右,实际芯片的整体性能优于一个由Balsa实现的AES芯片。     

一种带时延约束的FPGA布局算法

基于ＳＲＡＭ编程结构的ＦＰＧＡ由于编程ＭＯＳ管的导通电阻与ＡＳＩＣ相比连线时延较大,为使电路能正常工作,很多情况下设计者必须对电路中某些路径的延迟作出限制,例如,地某些关键路径,要求时延小于某个值,或对一组路径,要求其中任意２条路径的进在东大于某个值,提出的一种能考虑这些时间约束条件的ＦＰＧＡ模拟退火布局算法－－ＰＴＣＰ,用约束条件指导模拟退火的方向,为了提高实现约束条件的成功率和获得更优化的结果     

利用新型的电源屏蔽实现方法降低测试功耗

为了削减芯片在测试过程中由于测试向量移入/移出所导致的静态功耗和动态功耗,提出一种电源屏蔽实现方法.在后端设计布局阶段,首先以时钟门控单元为参考点将触发器聚类摆放,以实现时序逻辑与组合逻辑在物理上的隔离;然后引入屏蔽单元对电源网络进行修改,最终解决扫描触发器与组合逻辑异构供电的难题.针对龙芯3号浮点乘积模块的实验结果表明,采用该方法可以节省45%的测试功耗,面积稍有增加,而对性能和测试覆盖率几乎没有影响,并且可以容易地嵌入目前的主流设计方法中.     

组合逻辑电路与时序逻辑电路

在数字电路中,按照逻辑功能的不同特点即从输出与输入的关系,可分成组合逻辑电路(简称组合电路)和时序逻辑电路(简称时序电路)两大类。在组合电路中,电路的每一种输入信号的组合都对应且仅对应一个输出信号。它没有“记忆”功能,一旦输入信号消失,输出信号立即发生变化。任何一个时刻的输出信号仅取决于该