PCIE协议栈模拟验证平台的设计和实现

Intel提出的第三代总线技术PCI Express在结构上可以满足计算机系统的发展对总线带宽的要求,基于PCIE的设计得以蓬勃发展,对PCIE的验证也成为SoC功能验证的重要组成部分。为此,设计并实现一种状态图和覆盖率组合驱动的自动化验证平台,主要包括激励生成、自动检测和覆盖率分析机制,并将其应用于一款基于PCIE接口的协议栈芯片的功能验证。实验结果表明,该验证平台具有较好的激励生成机制,能够对协议栈芯片进行全面验证,同时具有较好的复用性、可扩展性,可以对多个协议栈的互连进行验证。     

一个VLIW处理器验证平台的设计

本文主要针对VLIW结构的处理器结构特点，提出了一种基于伪随机和模块化指令流激励的面向对象的逻辑验证平台的设计方法，提高了处理器验证的覆盖率和效率。验证人员可以在平台上协同工作，开发相应的验证程序，完成指定的逻辑功能验证任务。实验结果表明该平台的建立解决了逻辑功能验证的瓶颈，该平台具有高效、灵活、易用和维护性好等特点。     

“申威-1 号”高性能微处理器的功能验证

微处理器设计日趋复杂,如何对微处理器设计进行有效而充分的验证,成为芯片流片成功的关键因素之一.在介绍微处理器功能验证的一般理论和方法的基础上,介绍了“申威-1 号”高性能微处理器的功能验证所采用的验证策略及各种验证方法.RTL(register transfer level)级验证是功能验证的重点,模拟验证是“申威-1 号”RTL 级验证的主要验证手段.详细介绍了如何综合采用多种验证技术来解决RTL 级模拟验证的几个关键问题:高质量测试激励生成、模拟结果正确性的快速判断以及验证覆盖率目标的实现.最后对各种验证方法所取得的验证效果进行了分析.     

微处理器基于功能覆盖率的伪随机验证方法

本文提出了一种基于功能覆盖率的伪随机验证方法,该方法能根据功能覆盖率的反馈自动生成测试向量进行测试,能提高验证的效率和质量,缩短设计时间,降低验证成本。     

基于UVM平台实现SDHost控制器的验证

随着数字信息技术的发展,SDHost控制器的应用逐渐广泛。本文对SDHost控制器的相关功能进行验证,基于UVM验证方法学搭建完整的验证平台,通过直接测试和大量的随机测试案例以及Makefile脚本自动化编译,完成代码覆盖率以及功能覆盖率的统计,最终代码覆盖率和功能覆盖率均满足要求。UVM验证平台以及自动化脚本的使用提升了验证效率,对验证流程做了简化,同时保证了验证的完备性。     

基于动态伪随机技术的微处理器验证

通过分析现有微处理器验证方案的不足,提出了一种以功能覆盖率为参考条件的动态伪随机验证方法。实验结果表明,与传统验证手段相比,该方法在仿真时间相同的情况下,条件覆盖率平均提高了13％;在测试指令数目相同的情况下,条件覆盖率平均提高了20％。     

曙光5000芯片组系统级功能验证平台

曙光5000芯片组是曙光5000计算单元中的系统控制器,它通过HT接口连接两颗CPU并提供高速网络通信能力。为了确保曙光5000芯片组的功能正确性,我们为其设计了系统级功能验证平台SVP。SVP采用分层结构对系统进行建模,通过对本地计算单元的系统软件行为、硬件平台功能以及远程计算单元的网络行为进行模拟,提供了接近真实系统的验证环境。在曙光5000芯片组的验证过程中,SVP发现并排除了逻辑设计中的大多数功能错误,通过并行验证加速了验证覆盖率的收敛过程。     

处理器验证激励在线筛选技术

如何生成高质量的验证激励是功能验证中的核心问题之一.随着功能验证的不断进行,验证激励的有效性也随之降低.为了提高验证激励的质量,提出一种在线筛选技术来处理验证激励.该技术采用单分类支持向量机来在线地构建分类器,以对新生成的验证激励是否冗余进行预测,如果是冗余的,则不进入仿真阶段进行仿真.在此基础上,进一步提出指令序列核函数来衡量不同指令序列的相似程度.实验结果表明,与约束随机生成技术相比,文中技术可以减少约83%的验证激励及79%的验证时间.     

基于仿真的32位RISC微处理器的功能验证方法

提出了一种基于仿真(slmulation-hased)的32位RISC微处理器的功能验证方法，以伪随机生成和针对流水线模型生成激励向量方式相结合为主的验证环境的建立，提高了功能验证的自动化程度和效率；同时采用代码覆盖率来分析和指出功能验证中的遗漏之处，从而提高了整个验证环境的完备性．另外，通过FPGA硬件验证的结果以及32位RISC微处理器流片的测试结果，可以证明本文所提出的功能验证方法的有效性和完备性．     

龙芯2号配套PCI Bridge的功能覆盖率验证

介绍了龙芯2号配套北桥中PCI Bridge的功能验证系统以及功能覆盖率建模和分析方法。该系统和方法在开发和验证PCI Bridge模块过程中发挥了重要作用，加快了PCI Bridge的开发速度，协助发现了一些设计与规范不相符合的地方，对后期流片成功提供了有效保证。描述的功能覆盖率建模和分析方法具有一定通用性，可以为其它相似系统的验证提供借鉴。     

基于覆盖率的微处理器运算单元验证技术

根据微处理器运算单元功能较多的特点,基于覆盖率的验证方法,设计一种自检查的测试程序生成器(SATG)验证方法。SATG采用一种“闭环”结构,并以功能覆盖率量化分析为核心,使用随机生成和约束求解的方法,自动生成验证程序。实验结果表明,该方法在微处理器运算单元的验证中,能提高验证效率和覆盖率,增强验证平台的可重用性。     

建立SDH系列芯片验证平台

针对同步数字系列(Synchronous Digital Hierarchy,SDH)芯片开发的验证平台,利用事务和断信技术,采用模块化结构设计,层次结构清楚,具有良好的可重用性．用该测试平台验证了设计的超百万门的SDH成帧芯片的功能．实践表明,该验证平台极大地提高了SDH系列芯片功能验证的效率。     

FPGA的验证平台及有效的SoC验证方法

设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率.     

多总线接口信号处理SoC虚拟验证平台的实现

多总线接口信号处理SoC芯片是以信号处理DSP为核心集成了多个总线接口的片上系统,该SoC涉及的总线协议众多,验证复杂、工作量大,验证将是该SoC芯片开发的瓶颈。为了缩短多总线接口信号处理SoC芯片的开发周期,提高该SoC芯片的一次流片成功率,必须采用更为可靠和有效的验证方案。以SoC验证流程及方法为指导,重点介绍了多总线接口信号处理SoC虚拟验证平台的构建和具体实施。验证结果表明,该验证平台能高效、全面验证芯片功能,提高了芯片验证效率,缩短了整个芯片开发周期,为芯片的成功投片提供了可靠保障。     

嵌入式处理器在片调试功能的验证

以龙芯1号处理器为研究对象,探讨了基于JTAG的处理器在片调试功能的验证方法.根据在片调试的结构特征建立了功能覆盖率模型,并以访存模式为基准分步建立虚拟验证原型.整个验证将定向功能测试和指令集随机测试有机地结合起来,迅速定位了设计中多个难以发现的错误.最终验证的功能覆盖率达到100%,FPGA原型经长时间运行无误.     

一种可重用的验证平台结构

传统的验证方法学已经不能满足SoC验证的需求,现在通常使用验证平台来提高验证的质量。SoC的设计实际上是IP的集成设计,因此需要建立两个验证平台：IP单独验证平台和SoC集成验证平台。为了减少验证时间,提高验证质量,最有效的办法是使这两个验证平台统一,即IP单独验证平台的部分元件甚至全部元件可以直接被SoC集成验证平台重用。文中提出的验证平台结构,可以直接使IP单独验证平台的部分元件,如激励、驱动、监视器、脚本等可以直接为SoC集成验证平台所重用。     

基于覆盖率驱动的高性能DSP指令集验证方法

针对传统定向测试效率较低且容易遗漏边界条件,以及测试平台扩展性、移植性差等问题,利用SystemVerilog的面向对象特性、随机约束求解机制以及覆盖率统计机制,提出一种快速搭建覆盖率驱动的随机测试平台的方法。采用面向对象方法对指令集建模,同时定义功能覆盖点和交叉覆盖率,并对随机约束规则进行描述,利用SystemVerilog的约束求解机制在覆盖率驱动下生成大量的测试指令码。对"银河飞腾"高性能DSP芯片指令集进行验证,结果表明,与定向测试相比,随机测试的寄存器和数据通路覆盖率提高50%,操作数覆盖率提高90%以上,交叉覆盖率提高75%以上,同时功能覆盖率能在较短的时间内达到预期值,从而缩短验证周期。