基于集成运算放大器及差分放大器的函数发生器设计与实现

函数发生器能自动产生正弦波、三角波、方波及锯齿波等电压波形.其电路中使用的器件可以是分立器件(如低频信号函数发生器S101全部采用晶体管),也可以是集成电路(如单片集成电路函数发生器ICL8038).本文主要介绍由集成运算放大器与晶体管差分放大器组成的方渡-三角波-正弦波函数发生器的设计方法.     

汽车防夹玻璃升降器的建模与仿真

为了实现汽车防夹玻璃升降器控制装置的开发,在Matlab／Simulink工具的Simscape和SimMechan-ics环境下建立了基于多领域统一建模方法的ETM模型。该模型在直流电机的建模中加入了热模块,改变了机械部分的传动形式,完善了系统阻力模型,并运用参数估计的方法调整了模型的参数,使ETM模型更加接近实际电机的运行状况。结果表明,ETM模型达到了预期效果,为后续控制系统的开发提供了理论基础。     

含理想运算放大器电路的PSPICE仿真

本文提出了一种完全依照理想运算放大器的特性,对含这类元件的线性时不变电路利用ＰＳＰＩＣＥ进行计算机仿真的新方法。文中以实例说明了用该方法列写这类电路节点方程的规则和将其电路模型输入ＰＳＰＩＣＥ进行仿真的具体步骤,且对该方法的进一步简化进行了探讨。     

含有运算放大器网络的分析方法

介绍了含有运算放大器网络的两种分析方法——节点法和约束网络法,着重讨论了各种方法的基本原理、应用方法和特点,并且进行了举例说明。     

一款低电压高精度CMOS运算放大器设计

设计了一种采用0.6um CMOS工艺的低电压高精度的运算放大器电路。在设计中输入级采用两对跨导器件rail-to-rail的电路结构,从而实现输入级的跨导在整个共模输入范围内保持恒定。输出级采用AB类rail-to-rail推挽结构,达到高驱动能力和低谐波失真的目的。此运放可提供1.5V电压降,采用适当的输出负载,闭环电压增益,单位增益带宽和相位裕度分别达到了80dB,832kHz和64°。     

低耗能流水线模数转换器的运算放大器设计与仿真

基于0.13,μm工艺,设计一个用于1.2,V低电压电源的10比特83MSPS流水线模数转换器的两级运算放大器.该放大器采用折叠共源共栅为第一级输入级结构,共源为第二级输出结构.详细介绍了运算放大器的设计思路、指标确定方法及调试中遇到的问题和解决方法.模拟结果显示：该运算放大器开环直流增益可达79.25,dB,在负载电容为2,pF时的单位增益频率达到838 MHz,在1.2,V低电压下输出摆幅满足设计要求,高达1 V,满足了10比特低电压高速度高精度模数转换器的要求.     

采用集成运算放大器构成的锯齿波电路

本文介绍了一种采用集成运算放大器构成的锯齿波电路的结构、原理和特点。     

基于准浮栅技术的超低压运算放大器

分析了准浮栅晶体管的工作原理、电气特性及其等效电路,基于准浮栅PMOS晶体管,设计了超低压低功耗运算放大器．基于台积电的0.25μm CMOS工艺,利用Hspice对所设计的运放进行了模拟仿真．仿真结果显示,在0.8V的单源电压下,运算放大器的最大开环增益为76.5dB,相位裕度为62°,单位增益带宽为2.98MHz,功耗仅为9.45μW．     

可编程宽带运算放大器的设计与实现

以89C52单片机系统为控制核心,利用低噪声、高速、高频宽带集成运算放大器OPA660和CPLD控制系统,设计制作了一种可编程的低漂移、低输入阻抗、高共模抑制比的精密宽带放大器.测试结果表明,该设计可提高差动输入阻抗和共模抑制比以及系统的带负载能力.     

基于PSO算法的CMOS运算放大器优化设计

针对CMOS运算放大器设计中缺乏自动设计工具,采用手工设计很难提高电路性能的问题,基于群智能技术提出了一种改进的粒子群优化算法(PSO)来进行全局优化求解.主要将CMOS运算放大器的电路性能解析方程转化成粒子位置的求解,先初始化粒子的速度和位置,然后不断迭代更新,直到搜索出全局最优值.仿真结果表明,该方法可以提高CMOS运算放大器的性能,在精度和速度上优于遗传算法和基本PSO算法的设计效果.     

运算放大器非线性应用的分析

利用运算放大器固有的饱和非线性特性,通过适当组合,可获得各种 V-i(伏-安)非线性特性,这在模拟特性建模方面有较大意义,为机电一体化系统的建立提供可行的理论基础。本文提出的组合方式有可靠的实验依据。     

直流耦合单电源运算放大器的研究

介绍了单电源运算放大器的设计方法。这种运算放大器具有较高的动态范围，并解决了偏置电压引起的信号摆幅受限的问题，而且具有更高的带宽。用线性方程描述放大器传输特性，根据方程将放大器分为同相放大正偏移、同相放大负偏移、反相放大正偏移、反相放大负偏移4种不同的配置方式，并给出了每种配置方式下的设计方法和设计电路，具有一定的通用性。     

运算放大器的应用与T形电阻网络

采用通用运算放大器进行电路测量、放大电路等的设计时 ,常常需要较高的放大倍数或按一定的要求调整其放大倍数 .针对实际应用中存在的这些问题 ,对T形电阻网络在运算放大器电路中的应用进行了实际测试 ;根据对试验结果的分析 ,得出了两种有实用价值的电路———采用T型电阻反馈网络的放大电路和由数字系统控制电压增益的运放电路 .该电路通过模拟开关可以很方便地与数字电路联系起来 ,完成显示放大倍数等要求 ,是具有一定使用价值的电路     

基于SPRITE探测器的低噪声前置放大器的设计

为拓展热成像技术的应用,使其可以应用到除军事领域外的其它商业范围。本文就其中的微弱信号处理技术进行了研究。采用国内市场可购得的AD797作核心芯片,对SPRITE探测器输出的微弱信号进行了放大、缓冲,并给出了有关参数及设计时应注意的几个问题。     

用于低功耗A/D转换器的运算跨导放大器设计

设计了一种适用于采用级间共用运放技术的10bit流水线A/D转换器(ADC)的低功耗全差分运算跨导放大器(OTA).该放大器由一个改进的折叠共源共栅结构和一个套筒共源共栅结构共同组成,利用时钟控制,使ADC的采样保持和余量增益电路正常工作并满足其性能要求.基于0.6μmCMOS工艺对电路进行了设计,并利用HSpice软件对电路进行了仿真.仿真结果表明,该放大器在采样保持和奇数级电路中开环增益为60dB,偶数级电路开环增益为50dB,总功耗仅为4.5mW,满足低功耗ADC所要求的性能指标.     

一种基于SOC应用的Rail-to-Rail运算放大器IP核

采用上华0.6μm DPDM CMOS工艺,设计实现了一种基于片上系统应用的低功耗、高增益Rail-to-Rail运算放大器IP核．基于BSIM3V3 Spice模型,采用Hspice对整个电路进行仿真,在5V的单电源电压工作条件下,直流开环增益达到107.8dB,相位裕度为62.4°,单位增益带宽为4.3MHz,功耗只有0.34mW．     

0.6μm CMOS工艺折叠共源共栅运算放大器设计

折叠共源共栅结构改进了传统的两级运算放大器的输入范围和电源电压抑制特性,优化了二阶性能指标。利用mosis 0.6μm CMOS工艺模型参数,设计了折叠共源共栅结构的运算放大器,对各性能参数的仿真结果表明:该电路的开环增益为80 dB,单位增益带宽为20 MHz,相位裕度73°,功耗仅为3 mW。     

高性能开关电容可变增益放大器的设计

提出一种采用新型开关电容网络的可变增益放大器,其主要电路分为两级,由开关电容阵列和运算放大器电路组成.通过对整体电路进行仿真,结果表明本文所设计的可变增益放大器可以实现0~24dB,每步长0.094dB的增益变化,具有大的动态范围、高精度和高线性度的优点,可用于模拟电路前端,提高了系统的动态范围和稳定性.