实验型多功能可编程高速雷达数字信号处理系统

实验型多功能可编程高速雷达数字信号处理系统采用先进高速通用信号处理芯片做主处理器；高速专用信号处理芯片做加速处理器构成多指令多数据流（ＭＩＭＤ）并行阵列处理系统，能适应于复杂干扰环境下多功能雷达高速自适应信号处理器的设计要求。系统具有多功能高速信号处理能力和模块化灵活构型的拓扑结构，便于映射广泛的先进雷达信号处理算法，系统具有批处理和流水处理两种方式，信号速率达１０Ｍ／ｓ。本文对系统总体方案及其硬件实现做了详细论述。     

北京理工大学雷达技术研究所ASIC设计研究室

北京理工大学雷达技术研究所成立于1960年，致力于雷达系统及雷达信号处理的研究，特别是在火控制导和精确制导方面，具备坚实的工作基础。本所在高速实时信号采集及处理技术、矢量脱靶量测量系统技术等达到国际先进水平，处于国内领先行列。北京理工大学雷达所从上世纪九十年代初开展了雷达信号处理的超大规模集成电路（VLSI）设计工作，成立ASIC设计研究室。ASIC设计研究室现有30人的研究梯队:有博士生导师一人，教授、副教授5人；有十五名硕士研究生，十二名博士研究生。多年来本研究室在系统设计及信号处理等方面培养出大批优秀人…     

微电子技术在雷达信号处理中的应用及实用化要求

本文简略回顾了当前雷达信号处理中ＶＬＳＩＣ芯片的概况，分析了雷达信号处理的主要内容，提出了雷达信号处理模块的三种形式及２１种模块的功能和指标。简述了我所三个微电子化信号处理的成果，数字脉冲压缩系统，动目标检测系统，数字稳定单元。这三个系统通用和专用的ＶＬＳＩＣ芯片和全定制及半定制的ＡＳＩＣ电路，它们的共同特点是可编程能力强，适应范围广。根据我们多年研制雷达信号处理的体会和当前国内外雷达信号处理的现状，提出了雷达信号处理微电子的２１个模块，并列出了主要的性能指标。这些模块的设计和研制，除了涉及这些模块的系统知识外，还需开发一些新一代的通用和专用信号处理片和各种全定制和年定制的ＡＳＩＣ芯片，雷达信号处理模块的研制成功，必将为改造现役雷达，设计新型雷达提供良好的设计环境     

SharcFIN接口芯片在LFMCW雷达信号处理机上的应用

在多片DSP复杂信号处理系统中，接口设计已成为数字信号处理研究的关键。本文介绍了SharcFIN芯片的结构和功能，SharcFIN芯片可以为DSP总线、PCI总线、SDRAM，FLASH等设备提供灵活方便的接口，并为DSPPCI提供中断多路复用器。LFMCW雷达信号实时处理系统中，分析了信号处理中的需求和限制，并利用SharcFIN接口芯片设计了双片ADSP-21160处理系统，实现雷达信号的实时处理以及处理系统与主控机之间的实时通信。     

SRAM型FPGA系统的设计与实现

对FPGA芯片、通用DSP芯片、专用DSP芯片及ASIC在实现数字信号处理方面的差异进行了比较,指出了FPGA在实现数字信号处理方面的优势,给出了FPGA在信号处理方面的设计新方法,最后对常用的分布式算法以及在FPGA中的实现结构进行了分析.     

基于专用集成电路的雷达动目标检测信号处理器

雷达动目标检测的实时信号处理原来一般用模拟器件和通用数字信号处理器（ＤＳＰ）实现。本文设计了基于数字专用集成电路的雷达目标检测实时信号处理系统，本文对该信号处理系统的雷达背景视频产生，单元平均恒虚警率（ＣＦＡＲ）检测，杂波图形成，动目标提取，视频信号积累，雷达定时器和控制等用现场可编程门阵列（ＦＰＧＡ）进行了专用集成电路设计，该系统性能稳定，抗干扰能力强，体积小，便于调试，已投入实用。     

一种500MHz高性能锁相环的设计

随着专用集成芯片（ASIC）和系统芯片（SOC）的飞速发展,芯片内部生成可变频率的稳定时钟变得至关重要,设计一个高性能锁相环正是适应了这样的需求。本文在传统锁相环结构的基础上设计了一种高速、低功耗、低噪声的高性能嵌入式混合信号锁相环结构。它可以在片内产生多分组高频稳定时钟信号,从而为先进的专用集成芯片（ASIC）和系统芯片（SOC）的实现提供最基础且最重要的可应用时钟产生电路。模拟结果表明：该锁相环可稳定输出500 MHz时钟信号,稳定时间小于700ns,在1．8V电源下的功耗小于18mW,噪声小于180mV。     

基于SPU的雷达信号处理技术

研究了基于信号处理单元（SPU）平台的雷达信号处理技术,结合某雷达系统需求,采用高性能双数字信号处理器（DSP）和现场可编程门阵列（FPGA）的SPU硬件处理平台实现雷达信号处理,使用串行设计技术提高雷达信号处理的实时性、通用性、可靠性,同时减少信号处理的硬件设备量。实验结果验证了基于单块SPU雷达信号处理的可行性。     

基于TS201平台的雷达信号处理机设计

以ADI公司高性能浮点DSP芯片TS201为核心处理器,结合Xilinx公司VIRTEX-IIPRO系列FPGA芯片设计的2片DSP数据缓存板和4片DSP主处理板,设计了一种雷达信号处理机。该信号处理机中,DSP芯片仅用链路口完成相互间点对点的通信,各自的数据总线互补相连,存储器空间地址彼此独立。系统具有硬件结构体积小,程序易调试,整体可靠性高的优点。     

多处理技术的突破性体系架构

在移动通信无线基站设计中,工程师要采用不同供应商的芯片,这种多芯片和ASIC设计导致了高昂的研发费用和较长的上市时间,以及IP重用等问题。另外,在传统雷达接收器信号链路设计中,也存在着专用数字硬件不支持多种方式和独立的调制方案;软件成本高;独立的编程环境影响上市时间、验表高;独立的编程环境影响上市时间、验证和可扩缩能力等问题。美国模拟器件公司(ADI)近期推出的新一代TigerSHARC处理器ADSP-TS201可使上述问题得到解决。同时面市的还有TS202和TS203处理器(见表1)。ADI公司DSP与系统产品线副总裁和总经理BrianMcAlo…     

一种距离高分辨力雷达实时信号处理机的设计与实现

现代高性能的雷达系统对雷达信号处理系统的计算能力、存储能力以及传输能力等提出了更高的要求。以多片高性能的数字信号处理器(DSP)为运算核心,通过高速数据连接网络构成的并行信号处理系统能够满足系统的高速复杂的运算以及大的数据吞吐量的要求。本文在详细分析某型距离高分辨力雷达信号处理机的需求的基础上,提出了适合该雷达信号处理机的系统结构,并采用8片ADI的超高性能浮点DSP芯片—ADSP-TS201S为核心设计并实现了一种高速实时并行信号处理机。该处理机的设计充分考虑了雷达实时信号处理的特点,遵循可编程、可扩展、可重构的原则,为系统性能的提升提供了较大的空间,并可用来构造多种不同需求的雷达信号处理系统。目前,该信号处理机已经调试成功并通过了外场试验。     

基于BWDSP100处理器的无源雷达信号处理系统

针对国产BWDSP100处理器的性能和特点,提出了由4片BWDSP100处理器芯片构成的任务式并行信号处理系统,满足无源雷达大运算量的信号处理算法要求。该系统并行实现波束形成、自适应干扰抑制、长时相干积累和目标检测处理等。分析了雷达的主要信号处理模块在系统中的实现算法,估计了其运算量。实际工程应用表明该多片数字信号处理并行系统应用于无源雷达系统中,满足了雷达信号处理开放性、可扩展性的要求,提升了无源雷达系统的性能。     

语音合成ASIC的原理与设计方法

本文阐述了语音合成专用集成电路(ASIC)的数字信号处理原理.采用波形自适应增量调制编码方法,研究并解决了语音信号的压缩与加密.用半定制标准单元CAD设计方法,CMOS工艺,完成了32K ROM 6秒语音ASIC芯片的设计.     

基于TMS320DM6446的新型雷达侦察信号处理板的设计

为提升雷达侦察装备在复杂电磁环境下的信号处理能力,在分析新型雷达侦察信号处理板需求基础上,设计了基于TMS320DM6446高速双核处理器的新型雷达侦察信号处理板,介绍了主要器件及其功能,并对信号处理板性能进行了分析。     

基于TS-101信号处理板的板让FPDP总线通信方式的设计与实现

基于TS-101的通用信号处理板在雷达信号处理系统中有着广泛的应用，在雷达信号处理过程中，板间通信是数据传输中的重点和难点。本文介绍FPDP总线的通信协议和基于TS-101处理器的通用信号处理板的板间FPDP总线通信方式的设计与实现。该设计已经成功地使用在信号处理机中。最后还讨论了通用信号处理板的板间通信中应该注意的问题。     

基于“魂芯一号”的雷达信号处理机设计

以4片"魂芯一号"国产高性能DSP处理器和FPGA为核心,设计了一种新型通用雷达信号处理机。处理机采用高速链路口实现4片DSP处理器之间的点对点通信,采用Altera公司的高端FPGA芯片作数据预处理和接口协议转换。该处理机具有很高的运算性能和数据交换能力,并具有较好的通用性、可重构性和扩展性。通过运算性能测试,并在信号处理机上实现某数字阵列雷达信号处理,验证了"魂芯一号"的性能和应用价值。     

恒虚警检测在DSP芯片上的实现

强杂波背景中的雷达目标恒虚警检测是雷达信号处理的重要组成部分。随着大规模集成电路，特别是高性能数字信号处理器的出现和数字信号处理技术在雷达信号处理中的广泛应用，如何在高性能数字信号处理器上高效地实现雷达信号处理算法成为雷达工程师需要着重研究的课题。首先介绍了数字信号处理芯片，ADSP21160的主要特点，然后讨论了瑞利分布杂波背景中雷达目标恒虚警检测的原理，最后着重阐述了基于数字信号处理芯片ADSP21160实现杂波背景中雷达目标恒虚警检测的方法和仿真实验结果。     

基于“魂芯一号”的雷达信号处理机边扫设计

"魂芯一号"(BWDSP100)芯片是一款性能优越的高端DSP处理器,适用于雷达信号处理、电子对抗、精确制导武器、通信保障等领域。针对基于4片BWDSP100芯片和2片ALTERA公司的高端FPGA芯片设计的某雷达信号处理机,用边界扫描测试技术设计了TPS(Test Project Set),以验证BWDSP100芯片的可测试性。同时对该雷达信号处理机的DDR2、FLASH等外围芯片进行了测试有效性验证。经过验证,不仅BWDSP100芯片具有较好的可测试性设计,外围芯片的测试效果也很好,使得该雷达信号处理机有较高的故障覆盖率。     

步进频率连续波探地雷达数字信号处理机

设计实现了一种超宽带步进频率连续波探地雷达数字信号处理机。处理机以TS201芯片为处理核心,采用了分布式存储和独立总线结构,利用link口实现处理器间和板间高速数据交换。基于处理板结构设计实现了信号处理算法流程。该步进频率探地雷达信号处理从流程上划分为数据整合与回波预处理、合成孔径成像、图像增强与杂波抑制和跟踪检测四个模块,可实时输出雷达图像和检测结果。该处理机成功地应用于某探地雷达系统,运行稳定。     

基于TS-101信号处理板的板间FPDP总线通信方式的设计与实现

基于TS-101的通用信号处理板在雷达信号处理系统中有着广泛的应用,在雷达信号处理过程中,板间通信是数据传输中的重点和难点。本文介绍FPDP总线的通信协议和基于TS-101处理器的通用信号处理板的板间FPDP总线通信方式的设计与实现。该设计已经成功地使用在信号处理机中。最后还讨论了通用信号处理板的板间通信中应该注意的问题。