面向医用电子内窥镜的高清视频处理系统

设计一种基于现场可编程门阵列(FPGA)和双数字信息处理器(DSP)的嵌入式高清内窥镜视频处理系统。利用FPGA对视频数据进行预处理,采用2片基于DaVinci-HD技术的DSP进行H.264编解码并行运算,通过PowerPC处理器完成系统管理、视频存储与网络传输。测试结果表明,该系统实时处理的视频分辨率达到1080i60,在图像质量上能达到H.264的高画质级别。     

基于DSP和DSP/BIOS的实时雷达信号采集与处理系统

介绍了一种在实时操作系统DSP/BIOS平台下的雷达信号实时采集、处理与传输系统的设计和实现,利用TMS320C6416DSP强大的数据处理能力和其片内集成的PCI总线接口,满足了雷达信号处理中高数据传输率和高速处理能力的需要。     

基于AltiVec技术的PowerPC处理器矢量运算性能测试

基于AltiVec技术的PowerPC处理器,在很多嵌入式信号处理领域已经取代传统的DSP处理器成为信号处理器件的首选;了评估基于AltiVec技术的PowerPC处理器的矢量运算性能和信号处理能力,选取MPC8641D处理器为硬件测试平台,采用符合VSIPL标准的VSI/Pro Core矢量库和ixlibsav矢量库,通过测试复乘和FFT典型算法不同类型的运算时间,对AltiVec处理单元的矢量运算性能进行了测试评估;过对测试结果的分析,基于AltiVec技术的PowerPC处理器具备强大的矢量运算处理性能,可以满足嵌入式数字信号处理技术对高性能处理器的需求.     

基于多互联网络的并行信号处理系统

在并行处理系统中,处理节点之间的通信开销是制约处理机性能提高的主要瓶颈。该文提出一种以TMS320C641X数字信号处理器为核心的并行处理系统,设计了PCI总线、串口和包交换网络等多种并行互联网络,使得输入、输出、控制等多种数据流分离,在适合的网络上传输,可以提高传输效率,实现高性能DSP与高性能互联系统的结合。     

基于PCI总线图像处理试验平台的硬件设计

给出了一个应用于图像处理技术研究的试验平台的硬件设计方案,论述了该系统的相关技术和模块的设计,确定了使用DSP TMS320C32作为核心处理器和以AMCC 5933作为PCI数据接口的系统方案,包括图像采集接口、DSP技术及其应用、PCI总线接口设计,并完成了系统中各模块的硬件设计和驱动的设计.     

FPGA+DSP异构视频处理系统中基于SRIO的数据高效传输方法

数据传输一直是影响嵌入式视频系统实时处理能力的关键环节.随着视频应用的多路化和高清化,混合多处理器结构已成为嵌入式视频处理系统的主要发展趋势,异构处理器之间数据的高效传输对系统性能的影响变得比以前更加突出.文中针对FPGA+ DSP异构视频处理系统中的数据传输问题,在分析处理器结构和视频数据格式特征的基础上,提出了一种基于高速串行接口SRIO(Serial Rapid I/O)的数据高效传输方法.该方法分别以FPGA、DSP作为系统的传输、处理核心,在FPGA处理器上采用视频三分量数据重组方法并使用包头信息较小的SRIO流写事务SWRITE(Streaming Write),简化视频传输格式的同时提高了SRIO视频数据包的传输效率;在DSP处理器上通过预定义接收端数据存储单元和采用简洁的SRIO门铃事务(DOORBELL)应答机制,节约了DSP在传输过程中的时间开销.实验结果表明,文中设计的SRIO高效传输方法在占用较少的FPGA资源的条件下传输速度达理论值的81％以上.     

嵌入式系统双口存储器应用研究

在含多CPU的嵌入式系统中,CPU之间的通讯和数据传输是其重要的组成部分.以数字硬盘录像机(DVR)为硬件平台,在简要介绍DVR系统结构和硬件设计的基础上,通过提供双口存储器的驱动程序对基于双口存储器的数字信号处理器(DSP)与CPU之间通讯和数据传输进行了研究.通过共享双口存储器的存储单元,有效地实现了DVR系统中对DSP解码过程的控制和音视频数据的传输.     

突发通信中ARM与DSP同步通信接口研究

针对流星突发通信中实时高速数据传输的系统需求,采用ARM核芯片AT91RM9200作为核心微控制器.TMS320C6713B作为数字信号处理器,提出了基于ARM与DSP之间同步串行通信接口的系统实现方案,并给出了系统的硬件原理图、控制方法及基于Linux的主要硬件接口驱动程序设计.硬件测试结果表明,该系统通过中断方式可以实时高速的接收由DSP发送到ARM的数据,实现流星余迹通信的实时信号处理和数据传输.     

基于数字信号处理器的四轴运动控制卡系统研究

数字信号处理器（DSP）适用于控制PCI多轴运动控制卡的开发需求,简单分析了数字信号处理器的选择方案及DSP处理器TMS320VC33和PCI总线的研究分析,对多轴运动控制卡的部分部件作了必要的功能、作用、方法说明等。并按照结构化程序设计的算法,确定了四轴运动控制卡的模块的功能。完成实现了四轴运动控制卡硬件电路设计。     

ARM与DSP之间视频数据可靠传输的设计与实现

在由ARM+DSP组成的嵌入式视频处理平台当中,需要将视频数据从DSP端发送给ARM处理器,以便ARM将视频数据传输到远端服务器进行处理.提供了一种ARM与DSP双核之间视频数据通信的解决方案,并介绍了ARM与DSP之间通过HPI进行连接的硬件电路设计.在HPI接口驱动程序的设计中,基于Linux中断处理机制定义并实现了一种实用的视频数据通信协议,从而实现了ARM与DSP双核之间视频数据的可靠传榆.     

PowerPC主机处理器的网口设计开发

设计了PowerPC主机处理器的网口，给出了硬件和VxWorks的BSP实现及调试方法。其中网口的设计是基于PCI总线，具有通用性。     

基于DSP和PMC总线的快速控制系统

针对控制算法复杂度的提高和嵌入式工业控制器处理能力有限的问题,提出基于DSP和PMC局部总线的快速控制系统设计,包括以DSP、双口RAM、PCI桥和CPLD为主要芯片构成通用标准化硬件平台搭建,VxWorks操作系统下PMC总线驱动程序的设计和开发等。结果证明DSP和嵌入式工业控制器组成的并行处理系统便于实现复杂的控制算法和信号处理方法,能有效提高系统的实时性和精度。     

ARM与DSP的SPI通信设计实现

提出一种测量仪器的多处理机分布式控制方案,并对DSP与移植了Linux操作系统的ARM之间SPI通信设计进行了着重阐述.对于这样的特定系统,首先要完成Unux下的SPI驱动程序开发,然后才能进行ARM和DSP下的应用程序开发.对这几个方面进行了详细介绍,给出了一种ARM与DSP通信的通信协议,并基于此协议实现了ARM与DSP的SPI通信.     

基于PowerPC处理器的机载多总线单板计算机设计

为满足面向综合化飞行器管理平台的分布式控制需求,设计一种基于PowerPC处理器的机载多总线单板计算机,其以PowerPC8245处理器为核心,外部总线接口包括ARINC659总线、HB6096总线、GJB289A总线等多种机载总线接口。各总线接口依据其带宽、完整性要求、协议复杂程度等来采用不同的智能化处理方法,实现了外部总线接口的自主处理,避免了慢速的外设占用处理器资源,既完成了接口数据处理,又释放了处理器的处理能力。计算和接口的解耦使得PowerPC8245处理器可以作为计算机系统的主处理器使用,经过使用验证,可满足要求。该单板计算机也适用于综合化飞行控制的分布式控制系统。     

异构处理器多操作系统协同技术研究

随着嵌入式设备应用场景日趋复杂的变化,异构多核架构逐渐成为嵌入式处理器的主流架构.目前,多核处理器主要采用的单操作系统模式在实际应用中存在诸多局限性.为了充分发挥异构处理器的多核特性,针对异构处理器不同核部署相应的操作系统并实现多操作系统协同处理技术至关重要.本文对异构多核处理器（ARM+DSP）操作系统进行了研究,在异构多核平台上成功移植了嵌入式Linux和国产DSP实时操作系统ReWorks;为实现ReWorks与Linux操作系统协同处理,本文对核间通信的关键技术进行分析研究,并以TI公司的AM5718为例,设计了一系列多核异构通信组件.经测试,本文设计的异构通信组件实现了在ARM上对DSP核进行ReWorks操作系统和应用程序的动态加载、Linux与ReWorks核间消息收发、以及Linux与ReWorks的协同计算等功能.     

基于嵌入式Linux的ARM／DSP多机I^2C通信

在高性能嵌入式控制系统中,运行嵌入式Linux操作系统的主机ARM和DSP实现主从控制的设计方案具有显著优势,并获得广泛运用。而实现ARM与DSP之间的可靠通信是其关键技术之一。本文以Samsung公司的ARM9芯片S3C2440和TI公司的DSP芯片TMS320F28015为例,分析了I^2C通信接口的原理及特点,提出了基于I^2C总线的多机通信接口设计方法。测试结果验证了该系统的可行性及可靠性,对嵌入式系统设计具有一定的借鉴价值。     

VxWorks下PCI总线驱动程序设计与实现

随着VxWorks操作系统在嵌入式系统中的应用,VxWorks下产品的开发和应用也越来越广泛。通过对VxWorks操作系统下驱动程序的开发流程和PCI总线技术的分析,介绍了在盛博SCM/LX-3060嵌入式处理器上PCI总线驱动程序的开发过程。     

基于DSP运动控制器的PCI总线设计

运动控制器设计是基于计算机标准PCI总线的,它是把具有开放体系结构,独立于计算机的运动控制器与计算机相结合构成.采用运算能力强的DSP芯片作为CPU,32位的PCI总线为硬件接口.设计了以PCI9052为接口芯片的PCI总线接口方案,详细描述了PCI9052的配置方法,并为PCI总线开发了驱动程序和上位机通讯应用程序,实现了从上位机到DSP运动控制器的高速数据传输.     

基于IP核的智能CAN设备设计与实现

针对目前基于Asic处理器智能设备存在的不足.开发出一种基于IP核的智能CAN设备;主要利用NIOSII固核处理器IP核、CAN总线IP核、PCI总线IP核,在SOPC集成环境及其它IDE环境中实现系统集成和定制,完成了NiosII处理器系统集成如主处理器、Cache、片内ROM/RAM、片外SRAM和FLASH资源等;Wishbone总线到Avalon总线的桥接;基于DPRAM的智能接几数据交换单元等,并完成设备的驱动及应用软件开发;在500kbps波特率和8字节数据位条件下,对该设备的CAN总线性能进行了实测,结果表明其性能高且灵活可靠.     

嵌入式PCI总线主模式应用中时序转换模块设计

针对板卡测试环境中使用PC104系列计算机模块的局限性,以嵌入式处理器为核心开发主控模块,以替代原有的计算机模块,实现板卡测试。主控模块的设计中,嵌入式处理器与PCI接口芯片之间的总线时序转换是关键。本文在分析嵌入式处理器与PCI接口芯片时序的基础上,详细介绍了时序转换模块的可编程逻辑设计。最后,通过仿真验证了转换模块内部逻辑设计的正确性。