共查询到19条相似文献,搜索用时 64 毫秒
1.
设计并验证了一款高动态范围、多种可选功能的32×32红外读出电路。电路在30μm×30μm像元面积内集成了CTIA积分器、采保电路、缓冲器、反饱和功能等,实现了快照式读出。通过积分电容可选,积分时间可从1μs调至33ms(以30Hz帧频计算)的工作方式,有效地扩大系统动态范围,使其具备高低背景工作能力。基于格雷码原理设计的控制电路,实现了动态窗口读出,图像翻转,1、2、4路输出等可选功能。所设计的读出电路采用华虹NEC0.35μmCMOS工艺成功流片,验证了设计的正确性。测试结果表明,电路采用4路输出时,帧频能达到16kFrames/sec,可应用于红外制导领域。 相似文献
2.
《现代电子技术》2019,(20)
以红外增强型图像传感器TH7888A所得的微弱电压信号为输入,对图像传感器的模拟前端处理电路进行设计。采用巴特沃斯低通滤波器和全差分双相关采样的方法,提高整体电路的信噪比为67 dB,从而减少了后续电路的输入噪声。使用Proteus对所设计的低噪声、高增益放大电路的功能和噪声分析等特性进行全面的实验。实验结果表明,该设计能有效放大微弱电压信号,并可以对放大的电压信号进行准确的相关双采样去除KTC噪声、复位噪声。最后,在实际应用中,使用FPGA为硬件设计载体,以vivado作为软件开发环境,使用Verilog语言对时序发生器进行了硬件描述。FPGA生成的模拟信号分别作为读出电路的输入和采样的触发信号,并验证了其正确性和可行性。 相似文献
3.
设计了一款低噪声InGaAs焦平面读出电路.提出一种新型相关双采样电路结构,可在边积分边读出模式下有效抑制积分电容(0.15 pF)的KTC噪声.电路经0.5 μn5 V Nwell CMOS工艺流片,测试结果符合设计目标,在高帧频边积分边读出模式下工作状态良好,电路噪声约1.7×10-4V,动态范围大于80 dB. 相似文献
4.
5.
给出了一种用于MEMS惯性器件的低噪声读出电路设计,针对MEMS惯性器件大多采用电容量输出等特点,设计了一个低噪声运算放大器,利用该运放,设计了一种基于开关电容的电荷转移电路来将电容量转换为电压量,以便后续电路处理.采用了相关双采样(CDS)技术,较大地减少了电路和MEMS惯性器件的1/f噪声、热噪声,抑制了零漂.采用HHNEC 0.35 μmCMOS工艺制造,面积为1 mm×2 mm,与MEMS器件封装在一起,并进行了实际测试,结果表明,该读出电路基本满足要求,并具有较低的噪声. 相似文献
6.
介绍了640×512电容反馈跨阻放大器(CTIA)型焦平面读出电路的设计,包含模拟电路与数字模块设计。分析了CTIA采样单元的设计,折中优化了采样单元的面积、噪声、增益等因素,同时优化了采样单元控制电路,最大限度地提高了对采样单元阵列的驱动能力;数字控制部分着重分析了对行选、列选、翻转读出、随机开窗、隔行扫描、多路选择输出等功能的实现方式。设计基于0.5μm DPTM工艺进行仿真验证,采样单元面积为25μm×25μm,工作频率为5MHz,芯片面积为18.1mm×17.4mm,输出摆幅大于2.5V,动态范围大于70dB。 相似文献
7.
设计了一种用于天文望远镜的低噪声电荷耦合器件(Charge Coupled Devices,CCD)读出电路.该读出电路主要包括电容增益电路、单端转差分电路、双斜率积分电路以及缓冲器电路.CCD读出电路采用SMIC 0.18μm1P6M CMOS工艺实现.后仿真结果表明,在电源电压3.3V,输入信号67kHz,输出信号80mV峰值时,输出信号动态范围86dB,等效输入噪声2.523nV/Hz1/2,整体功耗1.25mW. 相似文献
8.
研究了一种新型相关双采样CTIA结构的焦平面读出电路,该电路采用光学调制器产生的信号来控制MOS管轮流导通,通过积分电容充放电,实现光电流转化为电压的过程.基于CSMC 0.6μmDPDM CMOS工艺的BSIM 3V3 spice模型,采用Spectre对电路进行了仿真验证.在5 V工作电源下,该读出方式在强背景应用中,不仅能有效地增加图像的动态范围和信噪比,而且也能提高输出电压摆幅、减小电路输出噪声. 相似文献
9.
10.
高增益探测对InGaAs焦平面探测器在微光夜视条件下成像有重要意义.设计了一款InGaAs焦平面用的高增益低噪声64×64元读出电路.读出电路输入级采用CTIA模式(电容负反馈放大),通过计算发现输入级运算放大器热噪声是主要噪声源,采用单端替代差分运放将输入级噪声降低26%.同时,研究积分电容和增益、满阱容量、噪声的关系,将积分电容降低到1 fF,实现了超高增益和低噪声探测.读出电路采用0.18?m工艺设计,像元中心距为30?m.经过PEX(寄生参数提取)参数提取,实际积分电容为0.94 fF,经过测试芯片整体功耗低至24.1 mW,电路噪声电子数为4.37e. 相似文献
11.
读出电路位于微传感器系统信号通路的最前端,是决定系统性能的关键因素。本文针对音叉式体硅微陀螺的具体应用,提出了一种低噪声电容读出电路,芯片采用斩波技术降低了电路的低频1/f噪声、失调电压以及参考电压失配的影响,提高了读出电路的分辨率和动态范围;提出一种噪声电荷转移的分析方法,用于分析和预测读出电路的噪声性能;建立一种简化的微陀螺传感器仿真模型,用于模拟读出电路对微传感器的响应。读出电路在0.35 m 2P4 M 标准CMOS工艺下设计流片,并与微传感器进行了联合应用,芯片面积为22.5 mm2,在5 V电源电压,100 kHz的时钟频率下,实现了4 aF的电容分辨率和94 dB的动态范围。 相似文献
12.
Presented is a low noise interface circuit that is tuned to the needs of self-assembly monolayers biosensor SoC. The correlated double sampling(CDS) unit of the readout circuit can reduce 1/f noise, KTC noise and fixed noise of micro arrays effectively. The circuit is simulated in a 0.6 μm/level 7 standard CMOS process, and the simulated results show the output voltage has a good linearity with the transducing current of the micro arrays. This is a novel circuit including four amplifiers sharing a common half-circuit and the noise reducing CDS unit. It could be widely used for micro array biosensors. 相似文献
13.
CMOS低噪声、低漂移、低失调运放是为"心电图机专用集成电路"而设计的,要求具有高输入阻抗、高CMRR、低漂移、低失调、尤其是低的1/f噪声。CMOS器件与双极型器件和JFET器件相比,通常有较大的1/f噪声电压。由于采用特殊的设计技术,使我们研制的CMOS运放具有较低的1/f噪声,且功耗较低。经研制及投片,实例得0.05Hz~250Hz等效输入噪声电压峰峰值小于2.5μV,±2.5V到±10V电源电压下输入失调小于1mV,共模抑制比110dB以上,完全达到设计指标。该运放可广泛用于生物医学电子学及其他需要低噪声运放的场合,在±2.5V工作时亦可作为微功耗运放使用。 相似文献
14.
15.
本文介绍了6~20GHz微波宽带低噪声、中功率放大器的研制工作。采用微波宽带匹配和CAD技术, 研制出了符合整机要求的放大器。主要性能指标: 工作频率6~20GHz, 1dB压缩输出功率≥18dBm , 增益≥28dB, 输入输出驻波比≤2.0∶1, 噪声系数≤4.0dB, 增益平坦度≤±2.0dB 相似文献
16.
CCD图像传感器件的输出噪声及其处理电路研究 总被引:1,自引:0,他引:1
本文首先分析了CCD图像传感器件视频信号的读出过程和复位噪声的产生机理,在此基础上,对相关双取样(CDS)技术的基本原理及其对CCD输出噪声的滤除作用进行讨论,最后给出了两例可实际应用的CDS电路,说明其工作原理,并利用EDA软件protel99 se进行了仿真测试研究. 相似文献
17.
18.
应用于计算机的低噪声开关电源电路设计 总被引:1,自引:0,他引:1
设计了一种应用于计算机的低噪声开关电源电路,通过调节PWM占空比来达到系统稳定输出的目的,同时通过内部保护电路来监控和保护3.3 V/±5 V/±12 V输出电压.根据计算机电源系统对该电路以及内部模块电路进行了介绍和分析.仿真和测试结果表明,采用该开关电源控制电路组成的系统在提高电路性能的同时,可以有效提高系统的稳定性和抗噪性,具有输出电压精度高、输出纹波小、低噪声、安全可靠等特点. 相似文献
19.
This paper presents a Sub-mW differential Common-Gate Low Noise Amplifier (CGLNA) for ZigBee standard. The circuit takes the advantage of shunt feedback and Dual Capacitive Cross Coupling (DCCC) to reduce power consumption and the bandwidth extension capacitors to support 2.4 GHz ISM band. An amplifier employing these techniques has been designed and simulated in 0.18 µm TSMC CMOS technology. The Simulation results show a gain of 18.2 dB, an IIP3 of −4.32 dBm and a noise figure of 3.38 dB at 2.4 GHz. The proposed LNA consumes only 967 µW from a 1-V supply. 相似文献