界面电荷耐压模型:SOI高压器件纵向耐压新理论

基于求解二维Po isson方程,分析了具有埋氧层界面电荷的SO I结构纵向击穿特性,提出了界面电荷耐压模型。该模型通过埋氧层界面电荷来调制硅层和埋氧层电场,获得极高击穿电压。进一步提出临界界面电荷面密度概念,给出其工程化应用的近似公式。并对文献中的不同结构SO I器件的纵向耐压进行计算。解析结果和试验结果或M ED IC I仿真结果吻合良好。     

埋氧层固定界面电荷对RESURF SOI功率器件击穿特性的影响

通过求解具有界面电荷边界条件的二维泊松方程，建立了埋氧层固定界面电荷Qf对RESURF SOI功率器件二维电场和电势分布影响的解析模型。解析结果与半导体器件模拟器MEDICI数值分析结果相吻合。在此基础上，分别研究了Qf对RESURF SOI功率器件横向和纵向击穿特性的影响规律。在横向，讨论了不同硅膜厚度、氧层厚度和漂移区长度情况下Qf对表面电场分布的影响；在纵向，通过分析硅膜内的场和势的分布，提出了临界埋氧层固定界面电荷密度的概念，这是导致器件发生失效的最低界面电荷密度。     

JFET区注入对大功率VDMOS击穿电压和导通电阻的影响

研究了JFET区注入对大功率VDMOS器件击穿电压和导通电阻的影响,分析讨论了JFET区注入影响击穿电压的机理,并定量给出JFET区注入对导通电阻的影响.通过器件数值模拟优化JFET区注入剂量,并根据仿真结果改进器件设计,在满足击穿电压要求的前提下导通电阻降低了8％.     

具有纵向源极场板的绝缘体上硅器件新结构

采用软件仿真一系列横向双扩散金属氧化物半导体场效应管(Laterally double-diffused metal oxide semiconductor,LDMOS)结构,为缓解绝缘体上硅(Silicon on insulator,SOI)器件的击穿电压VB和漂移区的比导通电阻Ron.sp之间的矛盾关系,提出了一种具有纵向源极场板的双槽SOI新结构。该结构首先采用槽栅结构,以降低比导通电阻Ron.sp;其次,在漂移区内引入SiO_2介质槽,以提高击穿电压VB;最后,在SiO_2介质槽中引入纵向源极场板,进行了电场重塑。通过仿真实验,获得器件表面电场、纵向电场曲线及器件击穿时的电势线和导通时的电流线等。结果表明,新结构的VB较传统LDMOS器件提高了121%,Ron.sp降低了9%,器件优值FOM值达到15.2 MW·cm~(-2)。     

高压BCD工艺优化对NLDMOS管的性能影响

基于SMIC 0.18 μm HVBCD工艺,移除了3层掩模板。调整器件的结构参数,对横向双扩散MOS管(NLDMOS)进行了分批流片。该NLDMOS通过了电学性能合格测试。对源漏击穿电压BVds、比导通电阻Ron进行了测试和分析。结果表明,BVds达到59.2 V,Ron为50.5 mΩ·mm²。与原有的HVBCD工艺的电参数保持一致。该NLDMOS的栅极耐压值达到40 V,同时降低了成本,缩短了生产周期。     

具有P型埋层PSOI结构的耐压分析

提出了一种具有p型埋层的PSOI器件耐压新结构,称为埋层PSOI(BPSOI).其耐压机理是,通过p型埋层电荷产生的附加电场调制作用,导致表面电场分布中产生新的峰而使击穿电压提高;p型埋层的电中性作用增加了漂移区优化的浓度而使比导通电阻降低.借助二维MEDICI数值分析软件,获得此结构较一般PSOI的击穿电压提高52%～58%、比导通电阻降低45%～48%.     

一种新的互补N+-电荷岛SOI高压器件

本文提出一种新的互补n＋界面电荷岛结构的SOI高压器件（CNI SOI）及其耐压模型。该结构在SOI器件埋介质层上下界面形成等距的高浓度n＋区。当器件外加高压时,在上下界面的两个n+区间形成互补的空穴和电子电荷岛。引入的界面电荷能有效增强埋介质层电场EI,降低顶层硅电场ES,有效提高器件的击穿电压。本文详细研究CNI SOI工作机理及相关结构参数对BV的影响,在1μm介质层、5μm顶层硅上二维仿真获得731V/μm的EI 和 750V的BV,其中增强的△EI和降低的△ES分别达到641.3 V/μm和23.73V/μm。     

氮化镓功率半导体器件技术

作为第三代半导体材料的典型代表,宽禁带半导体氮化镓(GaN)具有许多硅材料所不具备的优异性能,是高频、高压、高温和大功率应用的优良半导体材料,在民用和军事领域具有广阔的应用前景。随着GaN技术的进步,特别是大直径硅(Si)基GaN外延技术的逐步成熟并商用化,GaN功率半导体技术有望成为高性能低成本功率技术解决方案,从而受到国际著名半导体厂商和研究单位的关注。总结了GaN功率半导体器件的最新研究,并对GaN功率器件发展所涉及的器件击穿机理与耐压优化、器件物理与模型、电流崩塌效应、工艺技术以及材料发展等问题进行了分析与概述。     

漂移区覆盖高k薄膜的高压LDMOS器件优化设计

为了获得高耐压、低导通电阻的横向双扩散MOSFET(LDMOS)器件,综合利用高介电常数(高k)薄膜技术和场板技术,设计出一种漂移区表面采用"高k薄膜+氧化层+场板"结构的功率器件,有效降低了PN结弯角高电场和场板边缘峰值电场。使用器件仿真工具MEDICI进行验证,并分析高k薄膜厚度、氧化层厚度、高k薄膜相对介电常数以及栅场板长度对器件性能的影响,最终实现了耐压达到820V、比导通电阻降至13.24Ω.mm2且性能稳定的LDMOS器件。     

高压功率VDMOS管的设计研制

随着功率电子器件进一步向高压、高频、大电流方向发展,VDMOS晶体管的市场将会越来越广阔。通过综合各种模型,优化外延层厚度和掺杂浓度。设计了高压VDMOS器件的元胞图形以及器件尺寸,并在终端利用新的思路,从而提高了漏源击穿电压,基于理论分析在工艺上成功实现了耐压为500V,导通电流为3A的功率VDMOS器件。     

高压VDMOS电容的研究

本文主要研究了VDMOS电容的组成,详细分析了Ciss、Coss和Crss这3个VDMOS电容参数的定义和各自对应的特性,并从模拟上着重分析了沟道长度和栅氧厚度对电容的影响.文中提出一种反馈电容较低的VDMOS新单元结构,在相同的尺寸条件下,新结构单元Qg*Rdson的优值较之传统型设计显著下降.     

高压大电流VDMOS研究

本论文主要介绍高压大电流VDMOS功率晶体管的研制。这次研制的VDMOSFET,设计耐压高达600V,导通电流达到8A,导通电阻为1Ω。设计中,按照要求,确定外延层浓度和厚度;芯片元胞结构参数,阱掺杂浓度;器件边缘保护环,场极板参数。在大量参阅国内外资料的基础上,我们提出新的芯片元胞设计方案,由此确定的垂直电流区宽度比以往方案缩小一个数量级,大大节约芯片面积,成功地实现了把大约二万人元胞集成在一块芯片上。同时,在器件边缘终端结保护环设计中提出新思路,提高了器件可靠性,并有效减少芯片面积。     

VDMOS器件高温热载流子效应的研究

用二维器件仿真软件Silvaco-Atlas模拟了VDMOS器件工作时产热分布,观察到高温区集中分布在沟道末端及积累层区域。仿真了自加热效应情形下的输出特性曲线,图像显示曲线在达到饱和点后随漏电压增大有下降趋势。结合理论揭示了自加热效应造成器件电学参数退化机理。通过建立衬底电流模型,分析了衬底电流受偏置电压和温度影响的变化过程。结果表明:在偏置电压固定时,衬底电流随温度升高呈先下降后升高的变化过程;在高温和高偏置电压下衬底电流有指数上升趋势,而且正比于阈值电压、饱和漏电流以及传输特性等电学特性的退化。     

减小VDMOS密勒电容和反向恢复电荷的研究

提出了在VDMOS FET中减小密勒电容和反向恢复电荷的一种新结构，该结构结合了肖特基接触和分段多晶硅栅的方法。数值分析仿真结果表明，在相同器件单元尺寸下，该结构优于常规VDMOS FET，密勒电容Cgd可减少73．25％，Qgd和导通电阻优值减小65．02％，显示出很好的Qgd*Rds（on）改善性能；同时，反向恢复电荷减少了40．76％。     

半超结VDMOS的研究

为了改善功率器件导通电阻与击穿电压的折中关系,提出了半超结理论及其设计方法.在原胞部分研究了各个器件结构参数的深度和浓度的优化,在终端部分提出了一种平面结终端技术;提出了实现半超结VDMOS的工艺实现方法,并利用2-D仿真软件Medici进行仿真验证.结果表明,利用该优化方案,可以得到特征导通电阻为40 mΩ·cm2的600 V半超结VDMOS器件.     

过渡层和界面电荷对金属硅化物/硅肖特基接触特性的影响

针对金属硅化物／硅接触存在过渡层，提出了分析这种结构的肖特基接触特性的模型；讨论了过渡层厚度、界面电行及有关参数的影响，分析了不同退火条件下PtSi／Si肖特基二极管的特性。     

一种具有双面界面电荷岛结构的SOI高压器件

首次提出一种新的具有双面界面电荷岛结构的SOI高压器件(DCI SOI).该结构在SOI器件介质层上下界面分别注入形成一系列等距的高浓度n+区及p+区.器件外加高压时,纵向电场所形成的反型电荷将被未耗尽n+区内高浓度的电离施主束缚在介质层上界面,同时在下界面积累感应电子.引入的界面电荷对介质层电场(EI)产生附加增强场(ΔEI),使介质层承受更高耐压,同时对顶层硅电场(ES)产生附加削弱场(ΔES),避免在硅层提前击穿,从而有效提高器件的击穿电压(BV).详细研究DCI SOI工作机理及相关结构参数对击穿电压的影响,在5 μm介质层、1 μm顶层硅上仿真获得750 V高耐压,较常规结构提高254.4%,其中,附加场ΔEI和ΔES分别达到642.5 V/μm和24 V/μm.     

大功率VDMOS（200V）的设计研究

介绍了大功率VDMOS（200V）的设计方法。对设计参数进行了理论分析,并使用仿真工具对设计参数进行了验证和优化。设计中主要考虑了漏源电压和导通电阻等参数指标,通过器件和工艺的仿真,确定了该器件合理的参数范围：外延厚度为20μm,外延电阻率为5Ω·cm栅氧厚度为52nm;P阱注入剂量为3×3^12cm^2,推阱时间65min。将流片结果与仿真结果进行了比较。     

VDMOS管器件模拟研究

在衡量半导体器件是否符合设计要求时,技术指标首先指器件直流电学性能,包括输出特性曲线和转移特性曲线,以及相应的电学参数。文章在介绍工艺与器件模拟方法的基础上,针对不同的工艺参数、结构和材料特性,开展器件模拟,分析与研究器件的电学特性。通过模拟研究,确认影响电学性能的主要因素,为研制VDMOS样管提供理论指导。