RTL级硬件木马问题研究

信息时代使得信息安全变得日益重要。信息安全可以分为两类:软件安全和硬件安全。攻击方为了获取想要的信息,除了使用软件方面的手段,如病毒、蠕虫、软件木马等,同样也使用硬件手段来威胁设备、系统和数据的安全,如在芯片中植入硬件木马等。如果将硬件木马植入信息处理的核心——处理器,那将风险更高、危害更大。然而,硬件木马位于信息系统底层核心的层面,难以被检测和发现出来。硬件木马是国内外学术界研究的热点课题,尤其是在设计阶段结合源代码的硬件木马检测问题,是新问题,也是有实际需要的问题。在上述背景并结合国内对芯片RTL源代码安全风险评估的实际需求展开了相关工作,围绕RTL源代码中硬件木马的问题展开了研究。主要贡献:针对RTL级硬件木马尚未在学术上给出一般属性的问题,给出硬件木马的属性描述形式,在形成硬件木马属性的基础上,以模块端口信号为源,提出了一种基于信号流向的多叉树分层递归搜索方法,实验结果表明,该方法对于依附在端口上的硬件木马的检测是有效的。     

基于木马特征风险敏感的硬件木马检测方法

针对现有硬件木马检测方法中存在的木马检出率偏低问题,提出一种基于木马特征风险敏感的门级硬件木马检测方法。通过分析木马电路的结构特征和信号特征,构建11维硬件木马特征向量;提出了基于BorderlineSMOTE的硬件木马特征扩展算法,有效扩充了训练数据集中的木马样本信息;基于PSO智能寻优算法优化SVM模型参数,建立了木马特征风险敏感分类模型。该方法基于Trust-Hub木马库中的17个基准电路展开实验验证,其中16个基准电路的平均真阳率（TPR）达到100%,平均真阴率（TNR）高达99.04%,与现有的其他检测方法相比,大幅提升了硬件木马检出率。     

基于指令分解的微处理器验证与RTL级错误定位

本文提出并实现了一种新的基于指令分解的微处理器验证与RTL级错误定位方法。该方法从指令集模拟器的模拟结果中将指令分解为功能单元上的操作序列,并且输入和输出数据。将该结果与RTL模型的模拟结果比较,使RTL级错误定位精确到功能单元级。相对于传统的方法,大大提高了效率。     

基于延迟序列的硬件木马检测方法

硬件木马对芯片安全和系统安全都已构成实际危害,基于侧信道的检测方法由于可以覆盖芯片设计多个阶段,且相对容易实现,已经成为主流方法.然而,现有侧信道方法往往需要依赖黄金芯片,而且芯片制造过程的工艺变化和检测时的环境噪声也限制了这些检测的有效性.本文提出了一种基于延迟序列的检测(delay sequence-based detection, DSBD)方法,通过仿真延迟序列预测实测延迟序列,依据序列中每个延迟顺序对的一致性来检测硬件木马.与现有的基于侧信道的检测相比, DSBD是建立在延迟序列而不是单个延迟上的,大大减轻了噪声干扰,并且攻击者难以绕过检测,因为其必须正确猜测延迟序列对应的输入向量.对尺寸与原始主电路尺寸比率为0.76%的硬件木马,实现了在无误检率情况下,以92.5%的检测概率进行检测.如果以提高误检率为代价,可检测的HT精度和检测概率可以进一步提高.     

硬件木马的分析与检测

现在芯片在设计或制造过程中被植入硬件木马的可能性越来越大。为了避免发生大规模硬件木马的攻击,本文对硬件木马的危害、概念、分类和技术背景进行详细的阐述,同时介绍如今流行的4种硬件木马分析检测方法,并给出可行性方法的建议。     

基于XGBoost的硬件木马检测方法

在环形振荡器网络分析的基础上,提出一种基于XGBoost的硬件木马检测方法,并利用交叉验证方法进行模型优化。该方法能够利用训练样本数据集构建XGBoost分类模型,采用监督学习模式对数据进行分类,从而实现将原始电路与木马电路分离的目的。以RS232-T100、RS232-T800为木马电路,进行FPGA实验,实验结果表明:对RO在0. 1 ms积分时间下的木马数据,检测率达到100%、 99. 20%,验证了本方法的有效性。此外,在与传统方法和其他机器学习方法比较时,基于XGBoost的检测方法表现出了更高的检测率,能对多维度向量的关联数据作特征重要性分析,而非降维,能最大限度地保留木马检测所需的关键特征。     

扫描电压对硬件木马检测影响分析

硬件木马是一种微小而隐蔽的恶意电路,它隐藏在目标芯片中,在一定条件下实施对目标芯片输入输出节点状态或功能的恶意修改。随着集成电路设计生产全球化的不断加剧,芯片设计与生产环节的分离增加了芯片被植入硬件木马的可能性,给芯片的安全性与可靠性带来了极大的威胁。因此,如何检测被测芯片是否含有硬件木马,确保集成电路芯片安全变得日益重要。文章基于40nm 工艺库下,对高级加密标准 AES 算法的网表中设计植入相对于无木马AES 电路大小为2.7%的信息窃取型硬件木马,并与无木马 AES 电路作为 Golden 参考模型进行对比,通过分析 PVT（工艺、电压、温度）参数中不同工作电压对电路旁路功耗信息影响的规律,发现由工作电压抖动而引起的功耗噪声可以淹没由硬件木马的植入而引入功耗信息,进而降低硬件木马检测效率,在此基础上文章提出一种基于随机扫描电压叠加的硬件木马旁路功耗信息的显化方法,规避了在常规硬件木马检测时电压波动对硬件木马的检测影响,实现对硬件木马的检测。     

基于特征匹配的IP软核硬件木马检测

集成电路设计过程中引入的非受控第三方IP软核较容易被植入硬件木马,以往的功能测试方法较难实现全覆盖检测。为此,分析硬件木马结构及其在IP软核中的实现特征,提出一种基于硬件木马特征匹配的检测方法。给出特征识别流程,构建基于Trust-Hub硬件木马的特征库,在AES算法的RTL,级描述中设计3种不同功能类型的硬件木马电路进行分析。实例结果表明,利用提出的特征匹配方法并结合目标载体特征分析,可在冗余代码不高于10%的精度下实现硬件木马的有效识别。     

基于概率签名的硬件木马检测技术

针对集成电路芯片被植入硬件木马后带来的安全问题,提出一种基于概率签名的硬件木马检测技术。通过逻辑功能检测,采用随机算法构建芯片电路（布尔函数）的概率签名,作为唯一的识别符模板,当被测电路的签名与模板不匹配时发出告警。设计全加器和AES加密2款电路,植入常见硬件木马并进行攻击实验,对这2种电路的原始电路以及植入硬件木马后电路的概率签名是否发生改变进行理论分析与研究。采用统计学参数估计法在FPGA平台进行实验,结果表明,该概率签名技术能检测出一般规模组合逻辑电路中植入的硬件木马,置信度达到95％。     

一种基于快速激活的硬件木马检测法

硬件木马因其巨大的潜在威胁而受到学术界和工业界越来越广泛的关注,而传统的测试技术很难发现这些硬件木马,因此,针对硬件木马的隐藏机制,提出了一种快速激活并检测木马的方法,通过将木马原型植入微处理器OR1200中,并利用大量测试用例激励,激活了木马,验证了该方法的正确性。     

基于加权翻转概率的硬件木马检测方法研究

集成电路代工模式以及设计中大量使用第三方知识产权（Intellectual Property,IP）核的现状,导致当前集成电路面临着“硬件木马”的安全新威胁。提出了一种针对门级网表电路进行硬件木马检测的方法。该方法给定电路输入端固定的取值概率,结合电路逻辑门功能和拓扑结构计算电路内部节点的翻转概率,并采用节点扇出对翻转概率进行加权,从而得到电路中的低加权翻转概率节点以实现硬件木马的检测。提出了对应的计算算法和检测流程,并在公开测试集进行验证,以Trust-Hub的AES、b19、RSA、RS232共计15种植入硬件木马的电路为检测对象,检测结果表明该方法的硬件木马检出率平均为92.58%,部分电路最高可达98.9%,最低为86.8%;误报率最低为2.8%,最高为13.2%。     

基于相关性分析的硬件木马检测方法

为提高硬件木马检测的准确率,提出一种基于相关性分析的检测方法。在完成木马功耗建模的基础上,提出并分析利用经典相关系数进行木马检测的可行性以及存在的缺点,根据木马检测的特点,优化检测系数,给出利用区间重叠比作为木马判定依据的检测方法。实验结果表明,与采用经典相关系数的方法相比,该方法在降低约6%检测准确率的前提下,能使鲁棒性提高1倍以上。     

计算机硬件设计安全问题研究

随着现代信息技术的飞速发展,计算机的安全问题日益突出,作为计算机安全系统架构的基石,计算机硬件安全越来越得到重视。文章阐述计算机安全的内涵和计算机硬件发展中存在的安全隐患,介绍了计算机硬件设计安全的现状,提出基于内置安全确认和外置辅助安全检测的双重计算机硬件安全策略。     

基于多旁路综合分析的硬件木马检测方法

针对硬件木马检测问题,分析了CMOS电路的特性,研究了硬件木马对CMOS电路特性的影响,提出基于工艺噪声背景下,利用电路平均动态电流与最大工作频率旁路分析的硬件木马检测方法.理论分析表明,植入木马后会对电路平均动态电流与最大工作频率的比值产生影响.通过HSPICE仿真,以C432电路作为测试电路,植入大小为1.25％的硬件木马,在15％相对工艺偏差范围下仍然检测出了电路中的木马,验证了方法的有效性.     

基于函数级FPGA原型的硬件内部进化

电路进化设计是现阶段可进化硬件（EHW）研究的重点内容，针对制约进化设计能力的主要“瓶颈”，该文提出并讨论了一种简洁高效的内部进化方法，包括基于函数变换的染色体高效编码方案，与之配套的函数级FPGA原型和进化实验平台以及在线评估与遗传数自适应方法等，交通灯控制器，4位可级联比较器等相对复杂且具应用价值的电路的成功进化，证明该方法适用于组合，时序电路的进化设计，并可显著地减少运算量，提高进化设计的速度和规模。