对称矩形环栅NMOS器件的建模与验证

介绍了一种对称矩形环栅NMOS器件结构,并对其等效宽长比的计算模型和总剂量效应加固性能进行了研究.通过区域划分、保角变换等方法,对该对称矩形环栅NMOS器件进行建模,给出了其等效宽长比的计算模型.在0.18 μm BCD工艺下进行流片,并对不同尺寸下直栅MOS器件和环栅MOS器件进行辐照对比测试.测试结果表明,对称矩形...     

回字形抗辐射环栅LDMOS建模与验证

介绍了一种回字形抗辐射环栅LDMOS器件。分析了该器件在版图绘制中的结构优势,并结合Sentaurus仿真结果,通过区域划分和类MOS结构拟合阈值电压,给出了该器件的等效宽长比模型和饱和电流模型。在标准商用0.18 μm BCD工艺下流片,测试结果表明,理论模型在一定栅压范围内误差可低于10%。在总剂量测试中,关态泄漏电流随剂量增加变化较小,有一定的抗辐射加固能力。     

堆叠栅介质MOS器件栅极漏电流的计算模型

采用顺序隧穿理论和传输哈密顿方法并考虑沟道表面量子化效应,建立了高介电常数堆叠栅介质MOS器件栅极漏电流的顺序隧穿模型。利用该模型数值,研究了Si3N4/SiO2、Al2O3/SiO2、HfO2/SiO2和La2O3/SiO2四种堆叠栅介质结构MOS器件的栅极漏电流随栅极电压和等效氧化层厚度变化的关系。依据计算结果,讨论了堆叠栅介质MOS器件按比例缩小的前景。     

浮栅技术及其应用

介绍了浮栅技术的基本原理及应用情况。井对2种应用了浮栅技术的典型器件-浮栅MOS晶体管和神MOS晶体管做了详细介绍，分析了他们的基本结构和工作原理，以及建立浮栅MOS晶体管的等效模型，并说明了他们的应用情况及存在的不足。     

两种环栅MOS管的等效宽长比分析研究

对抗总剂量辐射加固中常用的两种环栅MOS管的等效宽长比进行了研究。对b字形环栅管的宽长比计算模型进行验证,发现b字形环栅结构无法实现小宽长比。分别在0.35 μm和0.18 μm工艺下进行流片测试,发现该计算模型的准确性较低,测试样品的宽长比最大偏差超过30%。针对b字形环栅结构的缺点,设计了8字形环栅结构,可实现小宽长比管和倒比管,宽长比的值易于预估,且几何尺寸与直栅结构相近。在0.18 μm工艺下进行流片验证。测试结果表明,8字形环栅管的饱和电流偏差值均在6%以内,宽长比预估值的准确性较高,能够非常方便地被应用于实际设计中。     

硅膜厚度对0.1μm SOI槽栅NMOS器件特性的影响

SOI技术和槽栅MOS新器件结构是在改善器件特性方面的两大突破,SOI槽栅MOS器件结构能够弥补体硅槽栅MOS器件在驱动能力和亚阈值特性方面的不足,同时也保证了在深亚微米领域的抑制短沟道效应和抗热载流子效应的能力.仿真结果显示硅膜厚度对SOI槽栅MOS器件的阈值电压、亚阈值特性和饱和驱动能力都有较大影响,选择最佳的硅膜厚度是获得较好的器件特性的重要因素.     

栅隧穿电流分量研究

MOS器件尺寸缩减,导致栅氧化层厚度急剧减小,引起栅隧穿电流的迅速增大,对MOS器件特性产生了很大影响。该文基于此,重点分析和研究了栅隧穿电流分量及其特性,并针对四端MOS器件给出了相应的栅隧穿电流分量测试原理及构思。     

模拟集成电路新技术

近几年来,模拟集成电路得到了飞速发展,其表现之一是使用MOS器件的模拟集成电路逐渐成为主流,改变了模拟集成电路主要使用双极型器件的局面。MOS器件具有尺寸小、功耗低等优点,特别是它与数字电路的主流工艺兼容,这对系统级芯片(SOC)的实现有重要意义。而MOS器件的噪声大,工作频率低的缺点,随着集成电路工艺和电路技术的进步,已有很大改观,完全可以满足一般电子系统对性能的要求。     

槽栅MOS控制的晶闸管

报道了一种新结构的功率栅控晶闸管,称其为槽栅MOS控制的晶闸管（TMCT）.在该器件结构中,采用UMOS控制晶闸管的开启和关闭.结构中不存在任何的寄生器件,因此,消除了在其它结构的栅控晶闸管中由寄生晶体管引起的各种问题,所以TMCT会有优良的电特性.实验结果表明,多元胞TMCT（600V,有源区面积0.2mm2）的开态压降在300A/cm2时为1.25V,最大可控电流在栅压为-20V和电感负载下达到了296A/cm2.     

低温制备应变硅沟道MOSFET栅介质研究

分别对300 °C下采用等离子体增强化学气相淀积(PECVD)和700 °C下采用热氧化技术制备应变硅沟道MOS器件栅介质薄膜进行了研究.采用PECVD制备SiO2栅介质技术研制的应变硅沟道PMOSFET(W/L＝20 μm/2 μm)跨导可达45 mS/mm(300 K), 阈值电压为1.2 V;在700 °C下采用干湿氧结合,制得电学性能良好的栅介质薄膜,并应用于应变硅沟道PMOSFET(W/L＝52 μm/4.5 μm)器件研制,其跨导达到20mS/mm(300 K),阈值电压为0.4 V.     

设计高频高压场效应晶体管的一些考虑

高频高压场效应晶体管(LDMOS)是功率MOS器件中同时具有高频高压性能的一种器件,也是目前广泛用于HVIC(高压集成电路)及PIC(功率集成)电路的器件之一。本文从结构上描述了器件的高频、高压特性,并提出了一些可提高这些性能的措施和设计思想。     

MOS型硅功率器件的发展

本文介绍了以MOS技术为基础的新型MOS型硅功率器件的特点,性能水平,发展状况及面临的课题。     

薄膜SOI结构中反型层厚度与薄膜厚度的关系

本文从理论上分析了薄膜SOI结构中反型层厚度与薄膜厚度的关系。为设计薄膜MOS/SOI器件引进了一个新的参数──薄膜整体反型临界厚度。分析认为,为使超薄膜MOS/SOI器件高速和高功率工作,有必要使薄膜厚度接近整体强反型临界厚度。     

MOS型硅功率器件的耐压与终端处理

本文介绍了MOS型硅功率器件常见的平面结击穿电压的基本理论和提高击穿电压的基本方法以及终端处理技术发展中所面临的课题。     

神经MOS晶体管

神经ＭＯＳ晶体管是１９９１年发明出来的一种具有高功能度的多输入栅控制的浮栅ＭＯＳ器件。本文介绍了它的基本结构和特点,论述了这种新哭喊 件及其电路的国外研究现状、研究趋以及笔者所完成的研究工作。     

MOS器件高温特性的解析模型和模拟

详细研究了利用解析模型模拟器件特性的方法，提出了ＭＯＳ器件高温特性的解析模型及模拟程序的结构框图。模拟结果表明，漏结泄漏电流是影响ＭＯＳ器件高温特性的主要因素。     

纳米MOS器件的设计模型

几十年来,MOS器件一直遵循摩尔定律不断发展,对于缩小到纳米尺度的MOS器件,量子效应更加突出。研究纳米尺度MOS器件的物理问题,以及适用于纳米MOS器件的设计已成为当前微电子领域重要研究内容。本文简要介绍和评述了纳米MOS器件的设计模型．并对基于非平衡态格林函数以及薛定谔方程和泊松方程自洽解的器件模型应用进行了举例说明。     

Characteristics of W and Cu/W gate MOS diodes fabricated by a process utilizing LPCVD of W and Cu lift-off

MOS diodes having double layer Cu/W, W, or Al gates were fabricated using tungsten chemical vapor deposition, copper evaporation and lift-off and were characterized before and after thermal anneals. The breakdown field statistics were determined for all kinds of devices, while the high field conduction and charge trapping in the oxide were investigated. The W gate devices exhibited high performance and very low degradation even after annealing at 650 °C. In Cu/W gate diodes good barrier action of our LPCVD tungsten films against copper penetration after annealing at 510 °C was observed, while reduced breakdown integrity and degradation due to copper diffusion occurred after annealing at 650 °C.     

基于噪声测量技术的开关电源故障诊断方法研究

针对开关电源的核心功率器件MOS 管工作在高功率大电流下易损坏,使得开关电源无法正常工作故障率高的问题, 提出了一种利用噪声测量技术来判断其工作状态的故障诊断新方法,建立了功率MOS 器件的噪声模型,设计了超低噪声前置低频放大器,对伊莱科S-15-12型开关电源测试,结果表明,该方法能够测量到开关电源的低频噪声并准确判断其工作状态,且在准确率上较传统方法提高了65%,为开关电源的典型故障提供了一种可行及有效的评估方法。