双倍字长浮点数四则运算的一种算法

<正> 银河计算机是一台具有标量和向量两种运算功能的巨型计算机,它的突出特点是容量大、速度快。但是,该计算机没有提供双倍字长浮点操作指令,所以不能进行高精度(尾数长大于48位)的计算。为满足科学研究和工程计算中的高精度要求,8112会议(软件会议)前曾给出一套双倍字长浮点数四则运算的算法和程序模拟。经过半年多的试算考验表明,该算法是可行的,并且具有如下特点:1.该算法的核心是将一个双倍字长浮点数,用两个单字长浮点数的和表示。从而把双倍字长浮点数的运算,转换成单字长浮点数运算进行,这样就大大地简化了算法的     

FPGA上浮点加/减法器的设计

浮点加减运算是现代数字信号处理应用中非常频繁的操作,介绍了字长为20位的TIDSP浮点数在VirtexTM-E系列FPGA上的实现,这种设计在用三拍实现浮点加减运算时,速度达到了80M以上。     

151-2主存访问控制器

<正> 一、主存访问控制器概貌151-2 机属151系列Ⅱ型机。字长:浮点 32位/64位。定点 24位。主频:2兆(可提高至2.5兆)运算速度:浮点长操作25～30万次/秒,浮点短操作60万次/秒。主存体模块化,采用151系列标准化磁心存贮体,每体容量3.2万字,字长32位(另加奇偶)。主存容量为6.5万字(2体),视用户要求可扩充至13万(4体)或26万     

微数字加速处理器SKYMNK简介

SKYMNK(美国SKY公司的产品)主要为16位字长的小型计算机系统和微机系统设计的。配备SKYMNK硬件板后,字长可达32位,内存为4兆—16兆字节,可达到每秒一百万次的浮点运算速度,也就是说,达到了超级小型计算机YAX-11/780的运算速度,而它的价格比较便宜。     

话说64位计算机

近几年,人们开始把目光投向64位计算机及其应用。一台64位计算机是一个由结构确定的、由系统能力限定的、进行64位字长操作的系统。包括对整数、浮点数、地址指针进行算术运算、逻辑运算与数据转换。计算机的基本特征在于它的速度、精度和容量,而这三者都与计算机结构的字长有关。也就是说,字长可以决定一台计算机计算的精确度。假设64位字长的浮点数中,尾数是48位,则理论上的截断误差是2,相当于精确到10。字     

二元域多项式基的按字求模算法

介绍了二元域多项式基及其按位(bit)求模算法,给出了一种新的通用的不要预计算的二元域多项式基按字(word)求模算法,由于可以选择不同的字长如8位字长或16位字长等,因而该算法既适合软件也适合硬件。在32位字长PC机环境下,给出了针对特定二元域和模约多项式的简化算法。在大量实验的基础上,对按字求模算法和按位求模算法的运算结果和运算速度的比较结果表明,两者运算结果相同,但前者平均运算速度比后者快30多倍。     

基于GPU的高性能稀疏矩阵向量乘及CG求解器优化

以有限元/有限差分等为代表的一类数值方法,其总体矩阵常常具有“带状”、稀疏的特点。针对“带状”稀疏矩阵,提出和实现了一种高效的矩阵向量乘存储格式和算法“bDIA"。基于nVidia的GTX280系列GPU对其进行了测试,结果显示:与CUSP支持的5种常见稀疏矩阵存储格式和算法相比较,所提出的bDIA格式以及相应的spMV算法的单双精度浮点效率均可以提高1倍以上,并突破了该系列GPU在spMV计算时4%的单精度浮点效率上限和22.2%的双精度浮点效率上限;应用于共扼梯度(CG)与稳定双共扼梯度(BiCGStab)求解器,相对于DIA格式均有1.5倍左右的加速。     

海明校验译码器的一种实现方案

一、纠错的基本原理 在海明码校验中,是将k位信息位,经编码后,形成r位校验位,组成n=k+r位的码子。尽管字长是n,但它是由k位信息经一定的编码得来的。因此对一个n位字长的码子u,都可以用k个线性无关的n维向量,线性组合     

向量超大型计算机

序言“超大型计算机”是一个通用术语,根据各种准则,可指各种类型的机器。不过,今天,具备下列特点和能力的计算机,为数还是不多的。·机器直接访问的存储容量很大(一千万～一亿位),执行标量指令的速度很高(每秒钟执行一千万～一亿条指令)。·在字长为60位或64位浮点运算器中,进行高精度运算。·有专门的硬设备,用来加大存储器的流量,并能同时进行输入和输出。·这些机器的GPU结构中,采用流水线工作方式和予先执行的硬设备,使得计算很     

快速浮点加法器设计研究

浮点加法器处于浮点处理器的关键路径,为提高浮点加法器的速度,对浮点加法器的关键部分进行了研究：采用了预测执行,并行运算技术。引用混合加法器,前导“1”检测采用快速的LOPV电路实现,混合加法器由输出选择电路对“ lulp”操作进行合并,提高了运算速度,这些技术在双精度FPU和24位浮点DSP中应用得到了理想的效果。     

不同运算机制下FFT计算精度分析

主要研究定点、块浮点和浮点运算机制下,频域抽取基4算法的精度问题。首先分析了定点、块浮点、浮点等运算机制下,基4算法基本运算单元中数据不同表现形式及输出截位规则。然后利用MATLAB平台建立了定点与块浮点FFT仿真模型,以噪信比作为FFT输出精度指标,研究输出精度与输入信号范围、算法参数之间的关系。仿真表明,输入为随机序列时,定点与块浮点FFT输出噪信比与输入信号幅值范围、输入序列长度及算法输入位宽有关。此结论可用以解决实际工程中小信号频谱失真问题,在工程分析与设计中具有重要参考价值。     

基于FPGA的浮点向量协处理器设计

为满足现代数字信号处理中大量数据的运算需求,利用ARM946和Xilinx公司的现场可编程门阵列芯片逻辑资源和IP库,设计专门用于浮点复数向量运算的64位协处理器,对相关浮点运算进行优化,并在硬件仿真平台上进行测试。结果表明,该协处理器可使浮点复数向量运算性能得到大幅提高。     

某机高速ECL电路系统及组装

一、概况某机是大型通用集成电路数字计算机。运算速度为每秒200万次,字长48位,字符8位,指令93条定长24位/每条,主频为6兆周(167ns/拍)控制型指令处理时间334ns(2拍),运算速度浮点加0.423μs(2.54)拍,浮点乘1μs(16拍).浮点除3.18μs(19.1拍),开方7.μs(42拍)。内存容量144K 字,磁盘容量3328K 字(约340万字)。外部子通道20个。配有软件为简易管理程序、小操作系统、大操     

16位定、浮点微处理器的设计

NPU1750A微处理器是西北工业大学航空微电子中心自主设计的基于MIL-STD-1750A标准的16位定、浮点微处理器。该处理器具有处理定点数据和浮点数据的功能,文章提出了一种新的浮点执行部件的设计方案,使其既能处理浮点运算,也能处理复杂的定点运算。在控制器设计中,为减少控制存储器的字长,该文提出了分页式微程序寻址的控制器设计思想。文章着重讨论了NPU1750A的数据通路和控制通路设计思想与设计实现,并就缩短关键路径,提高工作速度进行了讨论。该微处理器的设计采用SYNOPSYS工具,用VHDL语言描述、模拟和综合,并在ALTERA的FPGA上实现,规模约16万等效门,全部通过了原理样机验证。     

用软硬结合的方法克服流水线的障碍之四——条件运算和顺序下标表处理

本文讨论高度重叠流水线计算机中两种全局性相关及其解决办法。最后,讨论它们与阵列机的“屏蔽位”和“与处理单元有关的局部变址”算法上的一致性,以及它们与向量机的“运算控制向量”和“间接控制向量”的一致性。     

嵌入式系统中48位高精度浮点类型的设计与实现

本文参考IEEE754标准,用无符号整型定义48位高精度浮点类型,详细给出了48位浮点类型与无符号32位整型相互转化及加减乘除的实现方法和流程图。算法已在ATMEL 89C55和PIC16F877中通过测试,并在基于SST9—三轴加速度传感器的控制处理中得到应用。     

基于网络处理器的并行包分类方法

在大型网络中大量的规则数量会导致位向量（BV）算法的位向量过长和稀疏,要在网络处理器中实现BV算法需要大量的存储资源,而且多次存储读取也降低了算法匹配效率。针对BV算法位向量的问题,将Tuple空间分割思想与BV算法相结合缩短了位向量长度,充分利用网络处理器的并行处理机制和硬件加速单元,提出了一种适用于网络处理器的改进算法——Tuple-BV算法。该算法的元组分割缩短了位向量的长度,减少了位向量的存储空间和读取次数。通过对数据包处理延时的实验比较,当较多规则时,Tuple-BV算法在最大延时和平均延时指标上优于BV算法。     

用软硬结合的方法克服高速流水线的障碍——条件运算和顺序下标表处理

本文讨论高度重叠流水线计算机中两种全局性相关及其解决办法。最后,讨论它们与阵列机的“屏蔽位”和“与处理单元有关的局部变址”算法上的相似性,以及它们与向量机的“运算控制向量”和“间接控制向量”的相似性。这一方法使得高速流水线的单指令流-单数据流计算机与阵列机、向量机的一些成果,通过“相似性”可以相互推广。     

基于双倍双精度施密特正交化方法的QR分解算法

当矩阵的规模较大或者条件数较高时，格拉姆-施密特(Gram-Schmidt)正交化算法和其相关修正算法时常表现出数值不稳定性的现象。为了解决该问题，探索了修正Gram-Schmidt算法(MGS)中舍入误差的累积效应，然后基于无误差变换技术和双倍双精度算法，设计并实现了双倍双精度修正Gram-Schmidt正交化算法(DDMGS)。该算法的精度测试中显示所提算法较分块施密特正交化(BMGS＿SVL,BMGS＿CWY,BCGS＿PIP与BCGS＿PIO)的变体算法具有更好的数值稳定性，证明了DDMGS算法能够有效地减少矩阵的正交性损失，提升数值精度，展示了所提算法的可靠性。在算法的性能测试中，首先计算并比较了不同算法的浮点计算量(flops),随后将所提DDMGS算法与修正施密特正交化算法在ARM和Intel两款处理器上作比较，虽然DDMGS算法的运行时间分别是MGS的5.03倍和18.06倍左右，但获得了明显的精度提升效果。     

FC-4100数据处理系统的逻辑设计

FG-4100是一台并行、二进制、字长为30位的数据处理计算机。对钟脉冲重复频率为1兆赫,平均操作速度为每秒5万次。内存储采用随机存取的磁心存储器,容量可以是4096、8192或16384个字。存取周期为1.3微秒。中央数据处理机连同磁心存储器在内使用的晶体三原管不超过3000只。这台计算机的重要特点是它有程序中断系统。这种系统根据预先指定的优先规则能同时执行16个彼此无关的程序。每一个程序都有属于它自己的6个变址寄存器与程序计数器。机器的其他特点有:1.一个为了控制执行程序内循环的特殊工作方式,按照这种方式工作时无需通常的分枝指令;2.相对地址;3.半字长的乘法与除法指令。这种指令可以在精确度要求较低的情况下提高运算速度;4.用作浮点操作的规格化指令等。