一种高速灵敏放大器电路的设计

提出了一种适合于低电源电压嵌入式闪存系统的高速高抗干扰能力的灵敏放大器。讨论了应用在这个灵敏放大器中的多相位预充、自调节负载及新型的箝位技术。提出的灵敏放大器电路在0.13 μm的嵌入式闪存平台上实现。测试结果表明,提出的灵敏放大器达到6 ns的访问时间。     

一种低压高速灵敏放大器电路的设计

提出了一种适合于低电源电压嵌入式闪存系统的高速的灵敏放大器电路。讨论了应用在这个灵敏放大器电路中的自箝位预充技术及自定时锁存技术。提出的灵敏放大器电路在0.11μm的嵌入式闪存平台上实现。测试结果表明:本文提出的灵敏放大器电路在1V的电源电压下达到6.4ns的访问时间。     

一种低压高速灵敏放大器电路的设计北大核心CSCD

提出了一种适合于低电源电压嵌入式闪存系统的高速的灵敏放大器电路。讨论了应用在这个灵敏放大器电路中的自箝位预充技术及自定时锁存技术。提出的灵敏放大器电路在0.11μm的嵌入式闪存平台上实现。测试结果表明:本文提出的灵敏放大器电路在1V的电源电压下达到6.4ns的访问时间。     

一种适应于高性能嵌入式闪存的低压灵敏放大器

本文提出了一种适应于高性能嵌入式闪存的低压灵敏放大器,通过采用电流比较技术和自动消失调技术,该灵敏放大器在低电源电压下获得了很好的性能,改善了低电流阈值窗口存储器的读取速度。基于上海宏力半导体制造公司130nm的嵌入式闪存工艺,该灵敏放大器的感应时间在1.5V的电源电压下达到了0.43ns,其感应速度比传统的灵敏放大器提高了46%     

一种用于嵌入式闪存的低压灵敏放大器(英文)

提出了一种适合于低电压嵌入式闪存的灵敏放大器。该灵敏放大器采用了增强电流感应的方法,使得电源电压可以降到1.5V及其以下。灵敏放大器中采用的动态位线箝位电路可以提高位线预充速度并减小功耗。本电路在0.13μm的Flash工艺中实现。测试结果表明:提出的灵敏放大器在电源电压为1.5V时,访问时间是25ns;在电源电压为1.2V时,访问时间是32ns。     

基于90nm工艺的8M闪存存储器的设计

设计并实现了一款基于双位单元虚拟地架构的8 M嵌入式闪存存储器芯片,工作电压是单电源电压1.5V。由于虚拟地架构存储阵列存在侧边漏电流,为了减少灵敏放大器裕度损失,采用了读取电流保护技术。同时,采用了动态读取窗口跟踪参考电压产生电路来最大化灵敏放大器的裕度。采用华虹宏力标准90nm、4层多晶硅4层金属CMOS工艺。芯片尺寸是1.8mm2,读取速度可以达到40ns。     

一种应用于DSP嵌入式存储器的灵敏放大器设计

提出了一种新型灵敏放大器,电路由单位增益电流传输器、电荷转移放大器及锁存器三部分组成。基于0.18μm标准CMOS单元库的仿真结果表明,与现有几种灵敏放大器相比,新型灵敏放大器具有更低的延时和功耗,在1.8 V工作电压、500 MHz工作频率、80μA输入差动电流以及DSP嵌入式SRAM6T存储单元测试结构下,每个读周期的延迟为728 ps,功耗为10.5fJ。与电压灵敏放大器相比,延迟减少约41%,功耗降低约50%;与常规电荷转移灵敏放大器相比,延迟减少约22%,功耗降低约37%;与WTA电流灵敏放大器相比,延迟减少11%,功耗降低31.8%。     

一种flash存储器的灵敏放大器设计

提出一种新型高速低工作电压的嵌入式flash灵敏放大器,该灵敏放大器由一个新型的位线稳压器和一个折叠共射-共基放大电路组成.基于0.13μm标准CMOS单元库的仿真结果表明,该灵敏放大器在-40℃～150℃的温度范围内有快速的读取速度,在最差工作环境下读取时间为17ns,最佳工作环境下为10ns,常温1.2V条件下的读取时间为12.5ns.     

YAFFS文件系统在嵌入式Linux上的实现

本文分析了基于NAND闪存的文件系统YAFFS的有关特性。通过在嵌入式Linux上实现YAFFS的实例,介绍了在嵌入式系统中使用NAND闪存的方法。     

具有低失调电压的新型灵敏放大器设计

由于器件尺寸越来越小,器件之间的失配越来越严重,由器件失配引起的失调电压对灵敏放大器性能的影响越来越大。针对此情况,根据灵敏放大器的工作原理,提出了一种具有失调电压自调整的灵敏放大器,通过增加校准支路来平衡灵敏放大器两边的放电速度,从而降低失调电压,减小其对灵敏放大器性能的影响。基于SMIC 65 nm CMOS工艺的后仿真结果显示,在电源电压1.2 V、TT工艺角、室温条件下,相比于传统的灵敏放大器,该新型灵敏放大器的失调电压的标准偏差降低了61.9%,SRAM的读关键路径延迟降低了25%。