毫米波锁相倍频源小型化研究

本文介绍了小型毫米波跳频频率合成器的研究方法。为了满足系统小型化要求 ,采用微波频段锁定倍频到毫米波频段的锁相倍频方案 ,选用超小型、无任何补偿措施的普通 10MHz晶振。整个毫米波锁相源在15 0cm3 体积内实现。测试结果为输出频率 2 9～ 31GHz ,步进频率为 2 0MHz,相噪优于 - 6 5dBc/Hz @10kHz,输出功率大于 10dBm ,可在 8mm接收机中作本振或在发射机中作基准源使用     

基于3D-SiP技术的小型化混频锁相源的研制

基于电路三维垂直互连,采用系统级封装技术,研制了一款Ku波段小型化锁相源,尺寸仅为16 mm×11 mm×3 mm,通过SiP模块电性能设计与电磁学、热力学、结构力学仿真的结合,实现了12～14 GHz频率信号的输出。测试结果表明,锁相源的输出信号相位噪声为-95 dBc/Hz@1 kHz,杂散抑制大于65 dBc,且测试结果与仿真结果相吻合。     

小型化高性能多模式宽带合成源方案设计

针对现代电子系统和分析仪器对合成源宽频段、多频点和小体积的要求,设计了一种宽带合成源方 案。在锁相环电路的基础上加入可编程逻辑控制电路,运用多模式控制锁相环(PLL)电路中的反馈分频比,使模块 分别实现零、开关和串行外设接口(SPI)三种控制模式,从而获得单点频、多点频和宽频段合成源三种状态。采用 Hittite 公司HMC833LP6GE 集成锁相芯片和Altera 公司EPM570T100C5 的复杂可编程逻辑器件(CPLD)控制器实现 了三模式、频率范围为25 MHz ~6000 MHz,性能指标达到仪器级别的宽带合成源,包括稳压模块在内体积为60 mm× 65 mm×15 mm。     

一种L波段小型化高性能锁相频率源

利用锁相环技术,实现了一种小型化高性能L波段频率源方案。设计得到的频率源输出频率为1.8～2.1GHz,同时具备低功耗、低相噪、低杂散等特点,且其体积和重量分别仅为28mm×20mm×6.4mm和15g,完全满足航天导航应用的要求。     

一种宽带小型化相控阵单元的设计

设计了一种带自校准功能的宽带小型化的微带vivaldi相控阵天线单元,通过多层板压合的方式实现了天线辐射单元与自校准网络的一体化加工要求,采用在非辐射边增加曲流槽的方法提高了天线在低频段的增益,同时减小了低频驻波,通过增加两单元之间隔离的方式和馈电位置降低了天线宽角扫描的有源驻波,设计的单元在全频带内具有良好的驻波和辐射特性。     

一种小型化宽带圆极化微带天线的设计

设计并加工了一种采用同轴背馈方式馈电的小型化宽带圆极化微带天线。针对单点馈电微带天线轴比带宽窄的问题,通过增加馈电网络对天线辐射贴片进行双点馈电以展宽轴比带宽,得到了良好的效果。馈电网络根据带状线理论设计,利用U形接地板巧妙地实现了宽带天线的结构小型化。通过对辐射贴片的双点馈电获得了令人满意的电压驻波比带宽和良好的圆极化性能。通过仿真和实际测试表明,该天线VSWR≤2的带宽达到了30％,3dB圆极化带宽约为26％,同时频带内天线的增益达到4dB。     

一种宽带小型化测向系统的设计与实现

介绍了一种宽带小型化测向系统的设计.测向系统是电子战支援侦察的重要组成部分,其性能的优越性在电子战起着关键性的作用.给出了该系统的设计原理和指标分析,为满足小型化要求,在本系统内部采用了集成多位衰减器和多位移相器的多功能芯片和波控芯片;采用多层数模混压板,所有的器件均装配在混压板上;采用两级连续检波对数视频放大器(SD...     

宽带锁相扫频源设计

根据给出的扫频源设计指标,对PLL＋DDS常用组合方式DDS激励PLL和PLL内插DDS进行了分析比较,确定了一种将两种组合方式的优点充分结合起来新的组合设计方案,并对这种方案进行了可行性分析.分析表明,这种组合方式有效地减小了倍频次数N,实现了宽带低相位噪声,同时利用DDS的超高频率分辨率、高频率精确度、容易实现程控等优点与锁相环良好的窄带跟踪滤波特性相结合,实现了细步长、可程控的宽带扫频功能.实验结果证明了方案的正确性.     

一种基于超材料的小型化宽带微带天线

分别将创新设计的“四方形”超材料单元和周期条形缝隙蚀刻在普通微带天线的辐射贴片和接地板上,设计了工作在3.67~14.17 GHz 的一种小型化宽带高增益微带天线。与原始的天线相比,新型天线的谐振中心频率降低了44.8%,相对带宽从2.7%扩展到243.1%,同时保持了良好的增益。实物测试结果与仿真结果吻合较好。因为超材料的左手传输特性影响了微带天线介质基板的等效媒质参数,导致天线的辐射场主要集中在水平方向,而不是传统的微带天线的垂直方向。     

一种低抖动电荷泵锁相环频率合成器

设计一种低抖动电荷泵锁相环频率合成器,输出频率为400 MHz~1 GHz。电路采用电流型电荷泵自举结构消除电荷共享效应,同时实现可编程多种输出电流值。通过具体的频率范围来选择使用的VCO,获得更小的锁相环相位抖动。电路采用0.13μm 1.2 V CMOS工艺,芯片面积为0.6 mm×0.5 mm。Hsim后仿真结果显示当输出频率为1 GHz时,锁相环频率合成器的锁定时间为4.5μs,功耗为19.6 mW,最大周对周抖动为11 ps。     

一种可程控宽变频数字锁相环频率合成器

介绍了一种通信集成数字锁相环电路设计的可程控宽变频的低频数字锁相环频率合成器。它具有电路简单、成本低、可程控和频率输出可灵活配置等特点,可作为一般智能化仪器的低频信号源。     

宽带频率捷变锁相环设计

分析设计了快速跳频锁相环,采用VCO精确电压预置的辅助捕获方法可使PLL跳频时间大大缩短。详细介绍了VCO电压预置方式在电路设计各部分需要考虑的问题,给出了设计的原理样机和测试的结果。设计的锁相环频率切换速度快,在1~1.35 GHz范围内,5 MHz鉴相频率,任意两频点切换时间小于10μs;而且还具有杂散小(低于-70 dBc),相噪低(-95 dBc/Hz/10 kHz),体积小(80 mm×75 mm×22 mm),易于实现等优点。     

一种改进型X波段双环锁相频率合成器的设计

介绍了双环锁相的基本原理,分析了传统的频率合成方法,提出了一种改进型双环锁相频率合成器的设计方案,采用低相噪、低杂散的小数分频锁相技术,并通过优化电路结构设计,实现了比传统双环锁相频率合成器更优的性能。该设计方案简单实用,已在实际工程中得到了应用,具有一定的推广价值。     

某型导引头小型化频率综合器的研制

频率源是现代通讯系统必不可少的关键电路,是决定电子系统性能的关键设备。雷达、电子对抗、通讯等技术的迅猛发展,对频率源提出了越来越高的要求。文中论述了一种小型化雷达导引头用频率综合器的设计和实现。在方案论证中对各项指标做了细致的分析,保证了方案的可行性。实际测试证明该系统有着很好的性能表现。     

串行数字锁相频率合成器的设计

介绍了一种利用AT89S52单片机控制数字锁相环LMX2316的低相位噪声频率合成器,分析了环路的带内相位噪声以及环路的锁定时间与环路带宽的关系,讨论了环路滤波器的设计,最后得到了与分析相符合的结果。     

微波取样锁相频率合成器的设计

阐述了微波接收机中的相位噪声概念及本振源频率不稳定度的实际测量参数,并简要介绍了频率合成技术和锁相环路工作原理.针对卫星电视接收机中微波高稳定本振源的要求,重点研究了取样锁相频率合成器电路的优化设计及性能.     

UHF宽带数字频率合成器的设计

频率合成器在现代电子系统中应用日益广泛,UHF（超高频）宽带数字频率合成器是地囿数字电视广播覆盖网的重要设备——数字电视激励器和转发器中的主要组成单元。提出了一种UHF宽带小频率步进、低相噪数字频率合成器的设计方法,介绍了系统各部分的设计方法、器件选择、相关参数的计算及PCB（印制电路板）设计,最后给出了系统射频输出信号相噪测试结果,验证了本设计方法的有效性和设计方案的可行性。     

整数/半整数锁相频率合成器的设计与实现

采用间接式频率合成技术,结合锁相环(PLL)以及现场可编程门阵列(FPGA)技术,设计出了一种整数/半整数频率合成器。所设计的电路,通过键盘的输入,液晶实时显示,直观模拟频率合成,达到了预期的效果。跟以前的设计比较,在性能指标、模拟的直观性和可操作性方面有了一定提高,不仅可用于实验演示,还可以作为频率源、频率计使用。     

应用于频率合成器的宽分频比CMOS可编程分频器设计

提出一种应用于射频频率合成器的宽分频比可编程分频器设计。该分频器采用脉冲吞吐结构,可编程计数器和吞脉冲计数器都采用改进的CMOS源极耦合（SCL）逻辑结构的模拟电路实现,相对于采用数字电路实现降低了电路的噪声和减少了版图面积。同时,对可编程分频器中的检测和置数逻辑做了改进,提高分频器的工作频率及稳定性。最后,采用TSMC的0.13μm CMOS工艺,利用Cadence Spectre工具进行仿真,在4.5 GHz频率下,该分频器可实现200515的分频比,整个功耗不超过19 mW,版图面积为106μm×187μm。