基于FPGA的QPSK的定点设计及仿真

数字基带信号有时无法直接传输,需经过载波调制转换成适合的频带信号.而QPSK(Quatemary Phase Shift Keying)是一种线性窄带数字调制技术,被广泛应用于移动通信和卫星通信中,其突出特点是频带利用率高、频谱特性好、抗衰落性能强、可进行非相干解调.采用FPGA器件可以将原来的电路板级产品集成为芯片级产品,从而降低了功耗、提高了可靠性,同时还可以很方便地对设计进行在线修改.通过对QPSK的调制技术进行研究,利用自上而下的模块化设计方法把整个QPSK调制系统分解成串并转换、差分编码、译码、CIC滤波和正交载波调制5个小模块,并用Verilog硬件描述语言在FPGA上设计实现各个模块,实现了数字信号的传输,最后用testbench验证仿真结果.     

全数字锁相环实现的自适应低通滤波电路

提出了一种新的基于全数字锁相环的自适应低通滤波系统的结构和实现方法。输入信号经整形后产生方波信号,方波信号经FPGA实现的全数字锁相环锁相同步倍频后,再将同步倍频信号输入到开关电容滤波器MAX295的时钟输入端,通过该时钟信号来控制滤波器的截止频率,从而实现滤波器频率的自动跟踪。介绍了系统设计原理,详细分析了FPGA实现全数字锁相环和锁相倍频的设计方法。通过实验验证了该系统的可行性和有效性,能够实现1 kHz至50 kHz的频率自跟踪倍频和滤波。     

QPSK高性能数字调制器的FPGA实现

本文提出了一种QPSK高性能数字调制器的FPGA实现方案,由Altera的IP核NCO2.3.0提供QPSK高稳定度的数字正弦信号,给出了QPSK的实验仿真结果。结果表明,基于NCO的QPSK数字调制器极大地改善了无杂散动态范围及信噪比,有效地降低了FPGA的硬件开销,QPSK调制器工作稳定、可靠,达到设计要求。     

全数字锁相环在可编程中频电源中的应用

本文提出了一种新的利用全数字锁相环实现中频电源的起动和跟踪方法。在文中详细的论述了全数字锁相环的构成,逐步分析了数字鉴相器,数字滤波器,数字震荡器的工作原理,并绘出了各个模块的工作时序图。通过线性近似,推导出全数字锁相环一阶和二阶系统的数学模型,对其进行了理论分析。仿真实验验证了这种全数字锁相环实现的可行性。最后提出了将全数字琐相环和失锁检测电路,扫描发生电路集成到FPGA中,这种全新的锁相环结构方式应用在整个中频控制系统中简化了结构,提高了控制系统的可靠性和集成度。     

基于FPGA的直接数字频率合成技术研究

介绍了直接数字频率合成(DDS)技术的设计原理、方法及结论。重点介绍DDS技术在FPGA中的实现方法,采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片,使电路具有结构简单、可编程控制等特点。     

一种FPGA验证与测试的方法介绍

如何快速开发FPGA测试平台以实现FPGA验证与测试是本文的研究重点。基于PC、ATE与自制应用型DUT板,对FPGA验证与测试开发技术进行研究。PC主要完成测试程序下载与调试验证工作,自制应用型DUT板实现对FPGA的配置,ATE等待FPGA配置完成后进行信号输入与输出验证。基于该理论对Xilinx公司的XC2S200进行了实验,实验表明该方法可行并能快速实现测试开发与芯片验证,且具有很好的通用性,可用于其他FPGA芯片的测试、研究与验证。     

基于FPGA的DPSK解调电路设计

现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一个重要方向。本文讨论和仿真实现了基于FPGA的数字化DPSK解调系统。用Altera公司的FPGA开发平台QuartusⅡ实现了一个对基带信号的DPSK解调系统模型的仿真。     

改进的CORDIC模块实现的直接数字频率合成器

在传统的定点数流水线型CORDIC算法基础上,就减少迭代次数上提出一种改进算法,实现并行处理时的符号预测。改进算法大大减少了流水线迭代次数,节省了FPGA的Slice Flip Flops数量。最后利用改进算法在Xilinx公司的Virtex-II平台上实现了直接数字频率合成器（DDS）。     

卷积神经网络数字识别系统的FPGA实现

数字识别所依靠的经典网络模型主要为BP神经网络和卷积神经网络。相比较，卷积神经网络的识别效果更好，更适合处理图像识别问题。目前，卷积神经网络多为软件实现，而硬件有着并行性与速度快的优点。因此，意图以硬件描述语言（Verilog）实现卷积神经网络，在保证在高识别率的情况下，充分挖掘硬件实现的优点。通过研究网络的工作原理及结构，构造完整电路模型，给出了现场可编程门阵列（Field-Programmable Gate Array，FPGA）的实现方案。卷积神经网络通过反向传播训练MNIST数据库中60?000幅数字样本图片，提取准确率最高的权重与偏置，再进行网络的前向传播，完成数字识别。完整过程借助ModelSim和Quartus II仿真工具实现。仿真结果表明，全部样本在100?MHz时钟下训练耗时50?ms，相较软件实现而言，速度明显提高，满足硬件设计的实时性，且准确率较高，可达95.4%。该研究为应用于嵌入式设备的图像识别提供了方法和策略，具有实际应用价值。     

基于DDS技术的全数字QPSK调制器的设计

文章介绍了一种基于DDS技术、以FPGA为硬件载体的全数字QPSK调制器的设计方案。采用该方案实现的QPSK调制器具有体积小、成本低、功耗低、集成度高、可软件升级、系统稳定性和可靠性高等特点,且可参考ADSL技术将其应用于煤矿井下通信系统中,从而实现高速率、远距离的信息传输,提高频谱利用率。     

DVB-S2 GS流的分析与提取方法

随着卫星技术与互联网技术的进一步融合,通过数字广播电视（DVB．s）信道传输的业务种类大幅增加。第一代系统难以应付快速增长的IP数据业务,为此,第二代数字卫星广播标准（DVB—s2）制定一种新的码流：一般传输流（Gs）。针对现有卫星设备缺乏对GS流处理的现状,根据基带帧自身的格式、GS流在基带帧中的编排方式及GS流专用封装一般传输流封装（GSE）的特点,提出一种DVB—s2GS流分析与提取的方法,对基带帧的封装方式及GS流的封装GSE进行分析,并用实际数据进行测试。实验结果证明,该方法能够快速准确地还原出应用层中的IP数据,实现对GS流的处理。     

全数字变速率MSK调制信号的研究与实现

最小频移键控（MSK—Minimum Frequency Shift Keying）是二进制频移键控（BINFSK—Binary Frequency Shift Kev—ing）的一种特殊形式,由于这种调制方式具有频带利用率高、带外辐射较小的优点,因此它在数字通信系统中已得到了广泛的应用。本文简要介绍了MSK信号的产生...     

改进型Cordic在DDS杂散抑制中的研究与仿真

依据DDS（直接数字频率合成）输出频谱特性和Cordic（坐标旋转数字计算机）算法基本原理,针对基于Cordic结构的DDS设计中相位角迭代方向不确定性和旋转角度非整周期性的缺陷,采用了相位角分阶段旋转法和多区域相位映射法对Cordic结构的DDS进行改进。通过Matlab输出信号和频谱仿真验证了所用方法的正确性和可行性,使用VHDL语言设计出16级流水线结构的改进后Cordic型DDS。Quartus II综合编译和Modelsim仿真后得出改进后DDS计算误差为10-5、硬件消耗仅为23％、SFDR（无杂散动态范围）扩至200 dB。理论分析和实验结果证明了这两种方法改进综合后抑制杂散的有效性。     

LDLT分解协处理器的并行结构研究

为提高LDLT分解协处理器的性能,基于FPGA平台,研究其并行结构。分析循环片间的数据依赖关系,提出LDLT分解细粒度并行算法,并在可扩展一维阵列处理器中加以实现,利用主机、算法加速器组成单精度浮点LDLT分解协处理器的并行结构。实验结果表明,与运行在2.50 GHz Pentium微处理器上的C代码相比,该协处理器可获得32.03倍~43.25倍的性能提升。     

面向移动设备的可编程像素渲染器的设计

传统的图形处理器中的像素混合单元是用功能固定的电路来实现的,实现了一个高性能的面向移动设备的可编程像素渲染器的设计。该处理器采用定点数操作,实现了4路共128位的单指令多数据的运算单元和具备数据旁路功能的8级流水线。这些结构特性有效地减少了电路面积,提高了像素渲染器的运算速度。该像素渲染器在FPGA平台上的实验结果表明,用户可以通过编程实现自定义的像素混合算法,以渲染出各种不同的特殊效果。     

面向高速数码印花机的实时图像数据转置方法

针对PC无法实时按位转置大量图像数据而限制了数码印花机输出带宽和喷印速度的问题,设计了基于PowerPC处理器和Virtex-5系列FPGA的高速数据处理系统,运用FPGA实现了高效转置运算。为FPGA例化三个独立的DDR2控制器,通过控制器间的协同工作提高系统输出带宽;设计按位转置单元,将图像数据分块转置,利用DDR2控制器的突发传输高效地读写数据。性能测试结果表明FPGA的输出带宽高达327 Mb/s,数码印花机的喷印速度达249 m2/h,相比PC处理系统,在同等条件下性能提升明显。     

面向可重构计算系统的模块映射算法

为消除重构时间对可重构计算系统性能的影响,针对多重构模块,提出一种基于动态部分可重构技术的顺序型应用程序模块映射算法。利用动态可重构技术的高效性和灵活性,通过隐藏重构时间,达到减少程序执行时间和提高系统性能的目的。基于JPEG编码测试实例的实验结果表明,运用该算法实现的模块映射方案其程序执行速度是软件实现方式的3.31倍,是硬件方式的2.59倍。     

DCSK的分集接收反相解调方案

提出一种瑞利多径衰落信道下DCSK通信系统的分集接收及反相解调的方案。该方案将发射信号做适当延时以形成多路信号,将各路信号相加后进行反相相关运算,接收端以运算后的结果作为门限做出判决。理论分析和仿真结果表明,和原DCSK通信系统相比,使用了分集接收反相解调方案的DCSK通信系统有所改善。此外,该系统可有效抑制噪声的影响。     

轻轨列车辅助高频DC／DC隔离变换器研究

本文应用全桥移相软开关技术,设计了轻轨列车用辅助高频DC／DC隔离变换器,并进行了试验分析和验证。该变换器实现了软开关,能够提高电能变换效率,提高变换器功率密度。应用高频隔离软开关方案可以减小机柜体积,便于设备安装维护。这也是轻轨列车辅助变流器设备的发展趋势1112]。