四值非门和与非门电路的研究

采用双极型晶体管设计出了四值TTL非门和与非门电路,实际电路具有较好的输入输出特性、较强的负载能力和抗干扰能力,噪声容限可达到±0.6 V。其与非门电路不仅全部由NPN型晶体管构成,且结构非常简单,容易做成集成电路。实际电路具有实用价值,可用作构造四值数字系统、人工神经网络和模糊逻辑系统的基本单元电路。     

三值与非门及四态门开关电路的研究

采用双极型晶体管设计的三值TTL与非门及四态门均属于开关电路.这类门电路可用于构成三值组合逻辑电路和时序逻辑电路,也可以和DYL系列电路配合使用.     

任意值触发器电路与寄存器的设计

采用自己研究出来的四值TTL门电路,设计出了四值RS触发器、D触发器和JK触发器.这些触发器可以用于构成四值时序电路,如计算机中的四值计数器、寄存器和存贮器等逻辑器件.     

四值维持阻塞JK触发器的研究

提出了一种具有四轨输出的四维维持阻塞ＪＫ触发器的电路设计，经计算机模拟和测试由ＴＴＬ门电路组成的实验电路表明，该触发器能实现预定的功能。     

四值时钟竞争型边沿触发器的研究

利用时钟信号的竞争提出四值边沿触发器的设计方法，经计算机模拟比较二值触发器和四值触发器表明，四值边沿触发器具有正确的逻辑功能，其平均传输延迟时间与二值边沿触发器一致。     

TTL三值与非门的研究及实现

简述了三值逻辑电路的研究意义和数学基础理论,巧妙地用晶体管分立元件组建三值与非门电路,并在EEB电子工作平台下仿真实现.     

基于NPN-NPN的二值BiCMOS电路设计

首先应用传输电压开关理论,提出了一种基本的基于NPN-NPN的BiCMOS驱动电路结构。然后,基于该驱电路动结构设计了二值BiCMOS非门电路,与非门电路和或非门电路结构。通过HPSPICE软件模拟,结果表明所设计的电路具有正确的逻辑功能。     

低功耗CMOS三值动态双传输管逻辑电路

为实现多值逻辑电路,提出了一种新的采用双传输管逻辑的多值逻辑(MVL)电压型动态电路设计方案. 基于该方案设计了三值反相器、文字运算电路、三值与门/与非门和或/或非门等基本电路,并采用标准CMOS工艺来实现这些电路.通过在预充电阶段将输出信号预充至逻辑值“1”来避免电路级联时的电荷再分配问题.采用双传输管逻辑结构来保证输出信号具有完整的逻辑摆幅和高噪声容限.分析结果表明，新设计方案消除了输出悬空态，其规则结构使得输入信号的负载对称性好，减少了延迟时间对输入数据的依赖.采用0.25 μmCMOS工艺参数及3V电源的SPICE模拟结果验证了所提出的电路具有高速及低功耗的特点.     

异步任意值计数器的设计

多值计数器是构成多值数字系统的重要功能部件.多值计数器的设计与二值计数器的设计不同,因为一般多值触发器本身并不具有多值计数功能.所以多值计数器的设计首先必须要解决如何实现一位多值计数器的计数问题;另外还要解决如何实现多位计数器的低位向高位的进位问题.除了讨论如何解决这两个问题外,还介绍了几种具有代表性的四值计数器的设计,其方法可适用于任意值计数器的设计.     

四轨输出四值触发器的研究

从分析二值和三值触发器的特点手，提出具有四轨输出的四值主从D型和T型触发器，经计算机模拟和通过测试由TTL门组成的实验电路表明，触发器能实现预定的逻辑功能。     

四轨输出四值触发器的研究

从分析二值和三值触发器的特点着手，提出具有四轨输出的四值主从Ｄ型和Ｔ型触发器，经计算机模拟和通过测试由ＴＴＬ门组成的实验电路表明，触发器能实现预定的逻辑功能。     

四轨输出四值触发器的研究

从分析二值和三值触发器的特点着手，提出具有四轨输出的四值主从Ｄ型和Ｔ型触发器，经计算机模拟和通过测试由ＴＴＬ门组成的实验电路表明，触发器能实现预定的逻辑功能．     

离散型值点曲面的三维图形显示

介绍了如何利用三维空间中有限的离散型值点来建立其三维图形的原理与方法，着重介绍了如何在ＡｕｔｏＣＡＤ系统中绘制给定离散型值点的曲面的步骤与技巧，为生产实践中的测量数据和数学模型的可视化提供了一条良好的途径。     

一种先进CMOS工艺下抗单粒子瞬态加固的与非门

先进纳米集成电路工艺的发展使得微电子器件翻转的阈值电荷不断降低,导致数字电路中由单粒子效应引起的软错误率增加。为加强集成电路中标准单元的抗辐射特性,本文提出了一种抗单粒子瞬态(single-event transient, SET)加固的与非门结构。在三阱工艺下,通过将下拉网络中每一个NMOS管的衬底和源极各自短接,便有效地提高了与非门抗辐射性能,而且随着输入端数目的增加,本文提出的与非门加固效果更加明显。利用Sentaurus TCAD软件的混合仿真模式进行粒子入射仿真实验,对于与输出节点相连的NMOS管采用经过工艺校准的三维物理模型,其他MOS管采用工艺厂商提供的Spice模型。结果显示：在40 nm工艺下,当入射粒子线性能量传输(linear energy transfer, LET)值为10 MeV·cm²/mg时,本文提出的2输入与非门能够在3种输入的情况下降低输出电压扰动幅度。其中在N₂管关闭的输入模式下,达到了对单粒子入射免疫的效果;对于3输入与非门,即使在“最坏”输入的情况下,也能使输出电压翻转幅度降低85.4%。因此,本文提...     

四值时钟竞争型边沿触发器的研究

利用时钟信号的竞争提出四值边沿触发器的设计方法,经计算机模拟比较二值触发器和四值触发器表明,四值边沿触发器具有正确的逻辑功能,其平均传输延迟时间与二值边沿触发器一致．     

四值维持阻塞 JK 触发器的研究

提出一种具有四轨输出的四值维持阻塞ＪＫ触发器的电路设计，经计算机模拟和测试由ＴＴＬ门电路组成的实验电路表明，该触发器能实现预定的功能．     

直接离散变量最优化方法研究

本文探讨直接求离散变量最优解的方法,主要论述:离散空间的规格化;离散空间的一维搜索法;无约束和约束离散空间的最优化方法——变量轮换法;约束离散空间的最优化问题及离散空间的细化问题。应用本方法可以方便地直接求得离散空间(包括混合离散空间)的最优解,在一般的中,小型工程最优化问题中,应用效果甚佳。     

基于DCT的实值离散Gabor变换分析窗的快速求解算法

为了快速有效地实现实值离散Gabor变换,利用离散余弦函数的正交性将原求解分析窗函数的双正交条件式简化,把原求解方程组分解成若干独立的子方程组,给出了一种基于DCT的实值离散Gabor变换分析窗的快速求解算法.通过算法实验比较,验证了此算法的有效性和在计算时间方面的优越性.     

应力约束下预应力钢桁架离散变量优化设计

对影响预应力钢桁架优化设计的2类变量,包括连续的索力值和离散的截面尺寸进行研究.建立了以应力和结构质量为约束条件、以最小化结构应变能为目标函数的数学优化模型.以杆件在预应力和外荷载共同作用下储存应变能最小确定施加在索上的预拉力.计算构件由于尺寸改变引起结构质量变化和应变能变化之比的相对差商,以此确定搜索方向.应用渐进结构优化法逐步调整构件截面尺寸,循环迭代,直至索力值和截面尺寸达到最优.算例与预应力钢结构理论结果相吻合,可为预应力钢结构工程设计提供最优的索力值和型钢的选择.     

四值T门电路的实现及应用

本文设计出一种用不同阈值电压的ＭＯＳ晶体管构成的四值Ｔ门电路，并使其得到应用。同时，用ＰＳＰＩＣＥ进行电路模拟，给出模拟结果。