AES算法介绍及其流水线设计研究

Rijndael算法是美国21世纪先进加密标准(AES)。该文首先简要介绍AES算法的加解密流程,同时针对流水线设计在硬件实现中的高效特点,在对AES算法基本结构和循环展开结构进行分析的基础上,对AES算法的加解密部分进行了内、外部流水线的设计,并对几种设计结构的性能进行了一定的比较和思考。     

AES算法的硬件实现分析与设计

分析了AES算法的结构特点,对算法的不同硬件实现方式进行了对比分析,分析结果表明,不同的实现方式在算法应用模式支持、运行频率、资源占用、吞吐量方面各有优缺点,需要根据具体应用需求采用合适的实现方式。对AES算法不同实现方式的分析以及提出的设计结构对于其他类似的分组密码算法实现也具有参考价值。     

AES算法的一种快速实现方法

对称算法AES轮变换所包含的子函数ShiftRows（State）是一个字节换位的操作,它将第i行第j列的字节移到第i行第列的位置（j-c1）modN（c1为第i行要移动的偏移量）。因此,在实现AES算法时,可将ShiftRows（State）和MixColumns（State）合并成一个函数完成。用VC＋＋6.0实现了这个算法,且验证了改进后的AES算法在速度方面优于传统的AES算法。     

AES算法分析与实现

Rijidael算法成为AES的正式算法,从此代替DES成为新的加密标准,将在实际生活中得到广泛的应用。本文从其算法的实现过程,结构以及潜在安生性进行分析,并介绍了AES算法的软件和硬件上的实现。最后对AES算法作了简单的评价。     

一种AES算法的快速硬件实现

介绍了一种用FPGA来快速实现硬件IP核的AES算法的方法,采用Xilinx公司的Virtex XCV-1000-6器件,并给出了时序仿真图,结果表明了其有效性。     

基于easyARM615的AES算法实现

随着高性能、低功耗的嵌入式系统的广泛应用,具有安全保密功能的嵌入式产品将占有较大市场.本文围绕基于ARM615的AES算法设计实现,研究了AES的整体架构、设计原则、算法描述,并设计了具体的测试系统,利用RS232通讯实现PC机与ARM615系统的接口通信,通过调用相对独立的加解密模块实现数据的加解密运算,并实现了与PC机加解密结果的对比.     

AES算法及其在DSP中优化实现

AES（高级加密标准）是为了取代旧的DES（数据加密标准）而制定的,它具有更高的安全性能。本文简要阐述了AES算法,并为适应信息安全领域中音视频高速数据流所需的实时、现场和透明加密的要求,探讨了AES算法的优化问题。最后,本文给出了优化AES在DSP中的具体实现。     

AES算法中模逆运算电路设计与实现

AES算法中字节替换和轮密钥扩展都需使用模逆运算.模逆运算是AES算法中最复杂的运算,也是AES算法中最关键的模块之一.本文分析二进制扩展的欧几里德算法,基于该算法使用Verilog HDL设计模逆运算电路,通过FPGA实现模逆运算.电路选用优先权编码器、比较器和移位寄存器等基本逻辑部件组成,使得两个多项式次数的计算、...     

AES密码算法的性能研究与实现

对AES算法进行分析。并探究其安全性．对其扩散性、混淆性和数据加／解密速率等密码学性能进行探析,同时与其他对称加密算法进行比较,结果显示AES具有很强的优势。     

AES算法原理及其实现

在研究分析了AES加密原理的基础上着重说明了AES算法实现的具体步骤，并用C语言完整地实现了AES算法，并利用密文分组链接（CBC）方式将其用于对文件的加密／解密（密钥长度可选）。AES结合其它技术还可实现更为广泛的安全协议。     

高级加密标准S盒的ASIC实现

S盒在AES中占有至关重要的地位,在AES的硬件实现过程中,S盒的实现直接决定了它的性能和实现代价.传统实现方法是利用查表的方法,这种实现方法经综合工具处理后,利用率只有25%左右,实现性能很低.给出了高级加密标准的S盒的一种硬件实现,用纯逻辑算法实现了S盒.这种实现方法与一般的查表实现方法相比较,版图时的利用率大大提高,一般用该方法可以到达70%.     

打印机通用绘图算法及其程序实现

本文以M1724点阵打印机为例,提出了一种直接控制打印针进行绘图的方法。文中详细讨论了基本图元(点、线、圆) 的打印算法及其程序实现,并给出了一组打印图形实例。     

AES加密算法的高速低功耗ASIC设计

本文提出了一个AES加密算法的高速低功耗ASIC设计方案,使用Synopsvs设计流程和VeriSilicon 0.18μm CMOS工艺,实现了最高工作频率410MHz,数据吞吐率5.23Gbps,功耗为58 mW.采用改进算法(T盒算法),将轮变换操作中的不同步骤合并为一组表的查询,有效降低了关键时序路径的传输延迟,并通过动态功耗管理和门控时钟等低功耗设计方法有效地降低了功耗.     

高级加密标准Rijndael算法的一种改进

随着计算机网络等技术的发展,传统的数据加密标准DES算法将被新的高级加密标准Rijndael算法所代替。本文在原Rijndael算法的密钥扩展算法上进行了改进,使得在牺牲少许密钥装填速度的前提下,提高了Rijndael算法的安全性。     

AES加密算法的高速低功耗ASIC设计

本文提出了一个AES加密算法的高速低功耗ASIC设计方案,使用Synopsys设计流程和VeriSilicon0.18μmCMOS工艺,实现了最高工作频率410MHz,数据吞吐率5.23Gbps,功耗为58mW。采用改进算法(T盒算法),将轮变换操作中的不同步骤合并为一组表的查询,有效降低了关键时序路径的传输延迟,并通过动态功耗管理和门控时钟等低功耗设计方法有效地降低了功耗。     

基于硬件的AES算法

分析AES算法原理,构建基于FPGA的硬件实现框架,描述数据加解密单元和密钥扩展单元的工作机制和硬件结构,引入核心运算模块复用的设计思想,在不影响系统效率的前提下降低芯片资源的使用率,并对该系统结构进行了芯片级的验证。实验结果表明,在38 MHz工作频率下,该系统的处理速度为405 Mb/s。     

Design Challenges for a Differential-Power-Analysis Aware GALS-based AES Crypto ASIC

In recent years several successful GALS realizations have been presented. The core of a GALS system is a locally synchronous island that is designed using industry standard synchronous design methodologies. In principle, any functional synchronous block can be encapsulated as a locally synchronous island to form a GALS module. There are, however, several important trade-offs and design decisions involved in doing so. Partitioning a design into several GALS compatible modules is still the most difficult task facing GALS system designers. The controlling state machine of a synchronous functional block may need to be enhanced significantly to accommodate varying latencies involved in data transfers between GALS modules.Such design challenges can not be easily generalized, and in this paper, are presented based on the experiences of designing a GALS system that implements a cryptographic algorithm. The example design uses the GALS methodology to improve resistance against cryptographic power attacks. The problem of side channel attacks against hardware implementations of cryptographic algorithms are briefly presented first, and the GALS architecture featuring several countermeasures against such attacks is introduced. The main part of the paper concentrates on the design decisions involved in the development of this architecture.     

高级加密标准Rijndael算法中的S盒及其实现

本文详细描述了Rijndael加密算法中非线性变换S盒的实现过程．首先介绍生成S盒所需的数学基础，然后给出实现S盒的算法以及相应的C语言代码．     

AES算法的FPGA实现

本文介绍了AES数据加密结构,以及相关的有限域的知识及简单运算,提出了一种用FPGA高速实现AES算法的方案,该方案设计的加密模块支持AES标准的三种密钥长度：128,192,256,支持ECB,CBC,CTR三种工作模式,即支持feedback和non-feedback两种模式,最后给出了本设计的性能指标。通过比较国内外相关测试数据,该方案在功能和速度（吞吐率）上均取得了较优的性能。     

AES算法的FPGA实现

本文介绍了AES数据加密结构,以及相关的有限域的知识及简单运算,提出了一种用FPGA高速实现AES算法的方案,该方案设计的加密模块支持AES标准的三种密钥长度:128,192,256,支持ECB,CBC,CTR三种工作模式,即支持feedback和non-feedback两种模式,最后给出了本设计的性能指标.通过比较国内外相关测试数据,该方案在功能和速度(吞吐率)上均取得了较优的性能.