基于FPGA实现的10Gbps高速转发引擎设计分析

高速特发引擎的设计是T比特路由器设计中的关键和难点,本文围绕传输带宽需求、查表时间需求和包头处理时间需求以及器件水平等方面对基于FPGA实现的10Gbps高速转发引擎进行了详细的分析,讨论了高速转发引擎各功能模块的设计可行性,并给出了一种可行的实现方案。     

基于FPGA 技术的多通道CRC 校验系统

CRC编码由于其简单的编码规则的在网络及存储等诸多场合得到广泛应用,随着现代存储和传输技术的发展,软件编码校验已难以满足Gbit级高速传输的需要。基于FPGA技术设计了一个采用多通道高度并行技术实现的高速循环冗余校验（CRC）系统。系统采用五个2Gbps校验通道并行工作的方式来达到10Gbps的数据吞吐率,系统实现采用VerilogHDL硬件描述语言设计,在QuartusII8.0平台上进行综合与布线,并将该处理单元封装为独立的IP核,并以Altera公司的EP2C20F484C6芯片为下载目标进行实现验证。综合结果表明,本设计可满足高速数据完整性检查的速率要求。     

基于并行遗传算法的分布式VOD系统负载均衡研究

在大型VOD(Video On Demand)系统中,服务器需要响应来自用户的大量并发请求,不仅视频服务器成为系统的瓶颈,负责负载均衡的应用服务器也日益成为系统的瓶颈.基于分布式VOD系统的结构,采用并行遗传算法对大型分布式VOD系统的负载均衡进行了研究,提出并实现了一种基于并行遗传算法的分布式VOD系统负载均衡调度算法.实验结果表明,与不采用负载均衡和采用串行遗传算法的负载均衡调度算法相比,该算法能够显著提高VOD系统的处理性能和响应能力.     

异构型并行分布计算系统PVM的结构分析

本文描述了异构型并行分布计算系统ＰＶＭ的组成和特征，详细分析了它的软件结构、工作流程和消息通信机制，并提出了它存在的不足之处。     

基于FPGA的并行小波变换在视频压缩中的应用研究

针对传统小波变换算法由于计算复杂、所需存储空间大和处理速度慢等不利于硬件实现的问题,通过阐述、分析和比较小波变换在视频压缩领域的硬件实现方法,特别关注有利于减少存储空间、提高运算速度和降低复杂度的并行处理算法,提供有效的FPCA设计思路。     

并行入侵检测系统的预测负载均衡方法

数据流的高速化使得网络入侵检测系统(network intrusion detection system,NIDS)往往会出现严重的漏报率,并且面对某连接上突发流量的情况,基于连接的负载均衡很难做出较好的应对措施,针对该问题,提出了一种基于包预测的并行入侵检测的负载均衡方案。该方案通过观察每个探测器上数据包的进出情况,由包预测负载均衡算法预测下一个时刻各探测器上的负载情况,避免了将新连接加入到流量突发探测器的可能,提高了负载均衡的效率。仿真实验结果表明了该方案的可行性及有效性,它能有效的均衡负载,减少系统的丢包率。     

面向并行网络流量分类的负载均衡算法

为了解决高速网络流量分类系统的性能瓶颈问题,提出了一种并行网络流量分类系统负载均衡算法。该算法由静态预分配和动态自适应调整两部分组成,采用基于Hash流表实现负载的静态预分配,根据处理节点的动态反馈对Hash流表进行重映射。通过实验和静态Hash算法以及SHI算法进行了对比,实验结果表明,该算法负载均衡度好、丢包率小、流重映射率低,能够满足并行网络流量分类系统负载均衡的要求。     

一种基于FPGA的并行结构瞬时测频方法

针对捷变频雷达信号的数字测频存在数据处理量大、实时性要求高的问题,介绍了一种基于正交混频、滤波抽取和瞬时自相关算法的并行结构测频方法.通过将正交混频本振频率设为采样频率的四分之一,减少了正交混频模块和滤波模块的FPGA资源消耗.测试结果表明该测频算法的数据处理能力、实时性及测频精度能够满足雷达目标模拟器的测频需求.     

基于抽象消减和流量估计的并行网络模拟拓扑划分算法

大规模并行网络模拟已成为目前研究Internet的主要方法,针对传统网络拓扑划分方法划分不均衡的问题,提出基于抽象消减和流量估计的并行网络模拟拓扑划分算法.采用抽象消减技术,将拓扑中度为1的节点递归抽象到其相连路由器上;采用流量估计技术,首先对拓扑中所有节点和链路利用估计算法进行权值初始化,然后将节点间流量转换为节点间权值,并将相应节点和链路的权值进行叠加.同时为避免权值差距过大,对权值进行规范化处理.实验结果表明,该划分算法相对于传统划分算法,节点压缩率在93.7%以上,缩减子域数约56.9%,减少远程链路数约22.9%,减少模拟时间约12.63%,提高了模拟的规模和效率.     

高速路由器并行交换技术研究

提出一种基于低速输入缓存交叉开关的并行交换结构PSIQC(parallel switch based on input-queued crossbars),该结构不但具有很好的性价比和可扩展性,而且易于实现,为解决PSIQC中负载均衡分配和报文不乱序这两个关键问题,还提出RRDS(rould robin and deterninistic sequence)算法,该算法实现简单,能保证同一条流的报文顺序不变,而且没有增加额外的传输开销,模拟结果显示,RRDS算法能够将负载均匀地分配到各交叉开关,系统吞吐率和平均信元延时与相同容量的集中式交换开关基本相当,可满足实际应用需要。     

基于FPGA实现的星载SAR实时成像系统研究

针对星载SAR实时成像处理的研究目前主要集中在实时成像运算器(SAR processor),而未见到实时成像系统(SAR imaging system)的研究,提出了一种CS算法的星载SAR实时成像系统的体系结构,并基于FPGA实现了原型系统.该体系结构可以自主完成星载SAR实时成像,并具有良好的可扩展性.利用模拟信号源和高速数据记录仪对原型系统验证,1个信号处理单元在50MHz工作频率下,约11s内完成16384×16384个样本的星载雷达原始数据的成像处理,用4个信号处理单元就可达到为PRF为2000Hz的星载SAR的1∶1实时成像要求.     

Parallel Switch System with QoS Guarantee for Real-Time Traffic

This paper studies the load-balancing algorithm and quality of service （QoS） control mechanism in a 320Gb/s switch system, which incorporates four packet-level parallel switch planes. Eight priorities for both unicast and multicast traffic are implemented, and the highest priority with strict QoS guarantee is designed for real-time traffic. Through performance analysis under multi-prlorlty burst traffic, we demonstrate that the load-balancing algorithm is efficient, and the switch system not only provides excellent performance to real-time traffic, but also efficiently allocates bandwidth among other traffic of lower priorities. As a result, this parallel switch system is more scalable towards next generation core routers with QoS guarantee, as well as ensures in-order delivery of IP packets.     

基于FPGA的主动电磁轴承控制系统设计

分析了主动电磁轴承的组成和控制系统的结构,提出一种基于FPGA的主动电磁轴承控制系统,然后对控制系统的各个模块进行分析和FPGA设计,最后对设计的系统进行了仿真,结果显示系统满足低功耗、高实时性的要求。     

实时视频处理系统的乒乓缓存控制器设计

实时视频数据处理系统中，乒乓缓存结构是协调数据传输和处理速度的必要环节，其核心是乒乓缓存控制器。本文比较了FIFO、双口RAM和乒乓缓存结构3种数据缓冲电路的优缺点；讨论乒乓缓冲控制器的结构和原理；应用FPGA设计，给出逻辑仿真。实验结果表明，该设计可广泛应用于实时视频数据的无缝缓冲和高速处理系统，提高系统效率。     

基于FPGA的太阳能自动跟踪控制系统

根据太阳能电池板的工作原理,设计了基于FPGA的双轴跟踪法太阳能自动跟踪控制系统。自动跟踪控制系统采用FPGA技术,给出了FPGA内核算法及基于FPGA内核算法的步进电机速度和方向控制方法。为提高步进电机的控制精度和解决空载启动频率,采用了细分驱动的方法,介绍了细分驱动的方法的原理和具体实现。采用本文设计的控制系统可以大大提高太阳能发电系统的效率。     

基于FPGA和多DSP的并行信号处理系统的实现

为了克服在高速实时信号处理领域中传统单DSP系统处理能力的瓶颈，多DSP并行处理技术应运而生，成为当前该领域研究的热点。该文提出了一种基于FPGA内部的软FIFO互连结构和4片TI公司的高性能浮点型DSP——TMS320C6701构成的多个DSP之间通信的并行信号处理系统。     

基于Spark Streaming的实时交通数据处理平台

交通大数据是解决城市交通问题的最基本条件,是制定宏观城市交通发展战略规划和进行微观道路交通管理与控制的重要保障.针对于智能交通系统中数据产生快、实时性强、数据量大的特点,本文基于Spark Streaming和Apache Kafka的组合构建了一个实时交通数据处理平台,用于处理通过双基基站采集的数据,采用时间窗口机制从持续的Kafka分布式消息队列中获取数据,并按照规则将数据分类处理后保存到数据库.本文对平台的系统架构和内部结构进行了详细的介绍,并通过实验验证了系统的实时处理能力,完全可以在大规模高并发的数据流下进行应用.     

基于FPGA的磁盘阵列校验卡的设计与实现

本文给出了一种采用Altera公司的Cyclone系列EP1C12Q240C8的FPGA芯片设计磁盘阵列校验卡的硬件电路的方法。该设计采用了并行的思想,令数据在PCI总线上的传输过程和校验计算过程在时间上重叠,使得整个校验过程耗费的时间等同于数据在总线上传输的时间,从而最大限度地提高了校验性能。设计经软件仿真和硬件实现,结果表明电路性能
可靠。