一种高电源抑制比CMOS运算放大器

解释了基本两级CMOS运算放大器电源抑制比(PSRR)低的原因;提出了只通过改变偏置结构来提高CMOS运算放大器PSRR的方法.采用0.35 μm标准CMOS工艺库,在Cadence环境下进行仿真,结果显示:通过改变偏置结构,运算放大器的PSRR在一个很宽的频率范围内比传统运算放大器可提高20 dB以上.     

低功耗、高电源抑制比基准电压源的设计

提出一种新颖的自偏置有源负载放大器,设计构成了低功耗、高电源抑制比的基准电压源,并对基准电压源的低频电源抑制比和自偏置有源负载放大器的开环增益进行了分析.此基准电压源已用于一款电源管理芯片中,在德国XFAB公司XB06工艺上流片实现,芯片实测结果基准电压为1.206V,静态电流为6μA,温度系数为40ppm/℃,低频电源抑制比为85dB.     

低功耗、高电源抑制比基准电压源的设计

提出一种新颖的自偏置有源负载放大器,设计构成了低功耗、高电源抑制比的基准电压源,并对基准电压源的低频电源抑制比和自偏置有源负载放大器的开环增益进行了分析.此基准电压源已用于一款电源管理芯片中,在德国XFAB公司XB06工艺上流片实现,芯片实测结果基准电压为1.206V,静态电流为6μA,温度系数为40ppm/℃,低频电源抑制比为85dB.     

一种高共模抑制比仪用放大电路的设计

本文针对传统仪用放大电路的特点,介绍了一种高共模抑制比仪用放大电路, 通过提取共模输入电压,引入共模负反馈,大大提高了通用仪表放大器的共模抑制能力。     

一种高带宽、高电源抑制比的跨阻放大器

光电探测器是激光雷达的核心器件,通常由雪崩光电二极管(APD)阵列和相应的读出电路组成。跨阻放大器是读出电路的关键部分,其性能在很大程度上决定光电探测组件的性能。基于0.18μm CMOS工艺,针对大输入电容线性APD阵列的应用,设计了一种高增益、高带宽、高电源抑制比的跨阻放大器。基于无源反馈和有源前馈的补偿方式拓展了跨阻放大器带宽,同时实现了高增益和高带宽;设计了具有高电源抑制比的片上无电容低压差稳压器,提高了跨阻放大器的稳定性。仿真结果表明:跨阻增益为104.7 dB·Ω,带宽为198.8 MHz,等效输入噪声电流为3.65 pA·Hz~(-1/2),低频电源抑制比为-57.8 dB,全带宽范围内电源抑制比低于-10.6 dB。     

一种高电源抑制比低温度系数的带隙基准电路

采用了两种方式提高了带隙基准电路的电源抑制比。首先,采用峰值电流源结构将三极管自身的增益引入反馈环路,从而提高了环路增益和带隙基准核心的电源抑制比。其次,运用预调制电路进一步提高了电源抑制比。此外,还提出了一种仅需源极负反馈非对称电流镜的曲率补偿电路,该电路具有跨工艺的通用性。所提出的电路采用0.18μm BCD工艺进行了验证,并应用在一款降压DC-DC变换器中。结果表明,所提出的电路在2.4V、3.3V和5V供电下,低频分别具有127dB、134dB和136dB的高电源抑制比,同时实现了3.74×10-６/℃的低温度系数,总电流消耗仅为6.3μA~14.5μA。     

基于有源电感的全集成超宽带低噪声放大器

利用有源电感来实现超宽带低噪声放大器(UWB LNA),不但可以减小芯片面积、改善增益平坦度,而且可通过外部调节偏置电压来调谐有源电感的电感值,进而调整设计中没有考虑到的由工艺变化及封装寄生带来的增益退化.采用TSMC 0.35 μm SiGe BiCMOS工艺,利用Cadence设计工具完成了放大器电路及版图的设计.在3.1～10.6 GHz工作频率范围内,通过外部调节电压来调谐有源电感,可使LNA的增益S21在16～19 dB范围内变化,输入输出回波损耗S11,S22均小于-10 dB,噪声为2.4～3.7 dB,输入3阶截点IIP3为-4 dBm.整个电路芯片面积仅为0.11 mm2.     

采用可调谐有源电感的多频段低噪声放大器

设计了一种采用可调谐有源电感(TAI)的多频段低噪声放大器(MBLNA).在放大级中,由电感值及Q值可多重调谐的TAI与电容值可调谐的变容二极管构成选频网络,并结合共射-共基放大电路,实现对不同频段信号进行选择放大.输入级采用带有输入串联电感与发射极电感负反馈的共射放大电路,实现了 MBLNA输入阻抗的宽带匹配.输出级...     

一种高电源抑制比的LDO电路的设计

电源抑制比（PSRR）反映的是电路对电源噪声的敏感程度,在电源管理电路中是极为重要的性能指标。总是希望有高的电源抑制比来抑制电源噪声对电路的影响。低压差线性稳压（LDO）电路中这个指标尤为重要,本文将设计一款具有高电源抑制比的低压差线性稳压器。     

用于射频SOC芯片的低噪声高电源抑制比LDO

设计了一种能够为射频芯片提供低噪声、高PSRR、全集成LDO.采用SMIC 0.18μmRF工艺实现,芯片有效面积0.11 mm2.测试结果表明:当输出电流从0跳变为20 mA时,最大Ripple 为100 mV,稳定时间2μs;当输出电流为20mA,频率到1 MHz的情况下,PSRR＜-30 dB;从1～100 kH...     

1.8 GHz CMOS有源负载低噪声放大器

提出了一种新的变压器型有源电感负载低噪声放大器设计方案。单片无源大电感的品质因数通常很低,因此,需验证变压器型有源电感替代无源电感负载的有效性,与现有的一些单片无源电感负载低噪声放大器进行了比较,结果表明变压器型有源电感负载低噪声放大器可以得到更低的噪声系数。     

用于315/433MHz超再生接收机的射频前端关键技术

采用0.5μm CMOS工艺实现了用于315/433MHz超再生无线接收机的射频前端电路,包括射频放大器和超再生振荡器。文中提出了一种改进型有源电感,提高了射频放大器中谐振回路的品质因数。阐述了振荡器的自偏置效应以及振荡器输出信号幅度和电流源的关系,在此基础上实现了适用于包络检波的差分结构超再生振荡器。测试结果显示,电源电压范围为2.5V~5V,电流小于2.5mA,系统接收灵敏度优于-90dBm。     

有源电感的应用

介绍了3种由理想运算放大器组成的有源电感电路原理,利用理想运算放大器的特性推导出有源电感电路的等效阻抗。以50比陷波器为例讨论了有源电感的应用,用Multisim10对这3种有源电感构成的50Hz陷波器进行了仿真。仿真结果,证实了有源电感可以代替滤波器中的实际电感,同时分析了有源电感的损耗同滤波器滤波能力的关系。     

2.5Gb/s CMOS低噪声有源电感反馈跨阻放大器

分析各种结构前置放大器性能的基础上,给出了一个应用于2.5 Gbit/s光纤通信系统的,基于CMOS工艺的共栅结构跨阻放大器。为了减小输入等效噪声电流和提高带宽,采用了有源反馈和有源电感代替传统结构中的电阻反馈。测试结果表明,该电路具有61.8 dB的跨阻增益,2.01 GHz的带宽,输入等效噪声电流为9.5 pA/Hz～(1/2),核心电路功耗仅为3.02 mW。     

Equivalent Circuit Analysis of an RF Integrated Inductor with Ferrite Thin-Film

针对已制作并发表的一种新型铁氧体磁膜结构射频集成微电感进行了等效电路分析.阐述了磁性铁氧体薄膜对电感的感值(L)和品质因数(Q)的增强作用.对射频测试结果进行了电路元件参数提取.结果表明,与空气芯无磁膜微电感相比,磁膜结构微电感的L和Q在2GHz处分别提高了17%和40%.等效电路分析和测试结果均证明了铁氧体薄膜的引入对增强射频集成微电感性能的作用显著.     

An RF Power Amplifier in a Digital CMOS Process

A two stage class B power amplifier for 1.9 GHz is presented. The amplifier is fabricated in a standard digital EPI-CMOS process with low resistivity substrate. The measured output power is 29 dBm in a 50 load. A design method to find the large signal parameters of the output transistor is presented. It separates the determination of the optimal load resistance and the determination of the large signal drain-source capacitance. Based on this method, proper values for on-chip interstage matching and off-chip output matching can be derived. A envelope linearisation circuit for the PA is proposed. Simulations and measurements of a fabricated linearisation circuit are presented and used to calculate the achievable linearity in terms of the spectral leakage and the error vector magnitude of a EDGE (3/8-8PSK) modulated signal.     

基于有源网络和受控辅助电阻支路的有源电感

针对传统共漏-共栅-共源(CD-CG-CS)有源电感的不足,结合有源网络和受控辅助电阻支路,设计了一款具有大电感值,且可在不同频率下获得高Q峰值和在同一频率下对Q峰值进行大范围调谐的新型有源电感.基于TSMC 0.18μm CMOS工艺,利用安捷伦公司的射频电路设计工具ADS软件对其进行仿真验证.仿真结果表明:当调节有源网络偏置时,在2.48～2.87 GHz的工作频带内,取得了10.89～ 13.16 nH的大电感值,在2.48,2.74和2.87 GHz三个不同频率下,分别取得了9 997,4 015和2 717的高Q峰值.当调节受控辅助电阻支路偏置时,在工作频率为3.10 GHz下,取得了11.65～17.61 nH的大电感值,Q峰值可在616～3 823之间进行大范围调谐.用Cadence Virtuoso工具进行版图设计,新型有源电感的版图面积较小,仅为21.5 μm×34.4 μm.     

Performance Analysis of RF Spiral Inductor with Gradually Changed Metal Width and Space

To decrease the metal losses of RF spiral inductor,a novel layout structure with gradually reduced metal line width and space from outside to inside is presented.This gradual changed inductor has less eddy-current effect than the conventional inductor of fixed metal width and space.So the series resistance can be reduced and the quality (Q) factor of the inductor relating to metal losses is increased.The obtained experimental results corroborate the validity of the proposed method.For a 6nH inductor on high-resistivity silicon at 2.46GHz,Q factor of 14.25 is 11.3% higher than the conventional inductor with the same layout size.This inductor can be integrated with radio frequency integrated circuits to gain better performance in RF front end of a wireless communication system.