片上网络跨时钟域的高速数据通信接口设计

为了解决跨时钟域问题对基于片上网络的高速数据传输造成的功能误差,提出了一种新的片上网络跨时钟域高速数据通信接口电路.针对采用多电压频率岛分配方案的异步片上网络,将多路选择器模块和基于令牌环的环形异步FIFO相结合构成跨时钟域高速数据通信接口电路.实验结果表明,该算法及电路设计能够有效减小亚稳态的影响,增加片上网络系统数据传输的吞吐率,满足用于视频采集和处理系统的片上网络对大数据量和高速度数据码流进行实时传输的需求.     

基于改进CORDIC算法的QR码快速检测硬件实现方法

针对如何快速准确地对QR码进行检测译码的问题,提出了一种基于改进CORDIC算法的QR码快速定位与校正提取的硬件实现方法.通过摄像头获取图像,并经过一系列的硬件模块预处理,能够快速准确地定位并提取出QR码图像.其中旋转校正提取采用改进型CORDIC算法,可以实现360°内的旋转校正.改进型CORDIC算法采用移位和加法...     

一种多参数优化的联合信源信道编码方法*

针对JPEG2000码流的渐进传输特性,提出了一种多参数优化的联合信源信道编码方法,即MPO-JSCC。在码率分配的基础上,动态地选择Turbo码交织长度、迭代译码次数,通过优化编码器多个参数更好地执行不等差错保护策略,同时加入JPEG2000容错工具,在接收端利用错误掩藏机制以提高图像解码成功率。将该方法应用于噪声信道的图像传输系统中,仿真结果表明,MPO-JSCC既能在不增加系统复杂度及延迟时间的同时提高重建图像的质量,又能节省系统发射功率,具有一定的现实指导意义。     

基于android手机的加密QR二维码识别系统

本文对QR码及译码图像的预处理算法进行简单介绍。针对工业物料管理系统对于保密安全的要求,本文采用了DES算法对物料数据进行加密,将加密数据用QR码来表示并阐述了在手机识别系统中的解密流程,最后介绍了在android手机系统下进行设计与优化实现。     

基于GPU的低密度奇偶校验码译码加速技术

随着通信技术的发展,通信终端逐渐采用软件的方式来兼容多种通信制式和协议。针对以计算机中央处理器（CPU）作为运算单元的传统软件无线电架构,无法满足高速无线通信系统如多进多出（MIMO）等宽带数据的吞吐率要求问题,提出了一种基于图形处理器（GPU）的低密度奇偶校验（LDPC）码译码器的加速方法。首先,根据GPU并行加速异构计算在GNU Radio 4G/5G物理层信号处理模块中的加速表现的理论分析,采用了并行效率更高的分层归一化最小和（LNMS）算法;其次,通过使用全局同步策略、合理分配GPU内存空间以及流并行机制等方法减少了译码器的译码时延,同时配合GPU多线程并行技术对LDPC码的译码流程进行了并行优化;最后,在软件无线电平台上对提出的GPU加速译码器进行了实现与验证,并分析了该并行译码器的误码率性能和加速性能的瓶颈。实验结果表明,与传统的CPU串行码处理方式相比,CPU+GPU异构平台对LDPC码的译码速率可提升至原来的200倍左右,译码器的吞吐量可以达到1 Gb/s以上,特别是在大规模数据的情况下对传统译码器的译码性有着较大的提升。     

基于计算机并行口的多路数据采集系统设计

分析了传统的多路检测系统存在的缺陷,提出一种基于计算机并行口和MC145027的多路数据采集系统.该系统可通过单信号线将各测头和主机并行口连接起来,实现数据的双向传输;其测头路数可多达242路.MC145027特殊的译码方式可使数据在传输过程中具有极高的可靠性,这在强电磁干扰的工业现场具有较高的应用价值.     

基于TVP5158的多路DVS设计

针对传统DVS昂贵的成本等问题,提出了一种基于TVP5158和TMS320DM368处理器平台的多路DVS设计方案.通过对此平台进行硬件和软件设计,利用TVP5158从前端摄像头采集视频数据,再用ISIF模块从ITU656码流中分解出有效数据,使用DMA方式对4通道复合数据流进行分离,通过RESIZER将数据由422格式转换为420格式,最后使用HDVICP模块进行H264编码后完成网络传输.     

某型无人机机载遥测系统帧结构设计

本文根据某型无人机遥测系统的特点与需求,结合现代遥测系统的典型应用,对传统固定格式的PCM帧结构进行了改进,设计了一种可支持每组多路多组并发采集的PCM码流与多路异步数据码流复用传输方式的帧结构.     

WCDMA通信系统中传输格式字分配策略及译码

在WCDMA通信系统中，传输格式字(TFCI)指示了当前传输的数据采用的是那种信道复接方式．信道译码单元根据此信息查找其对应的参数．从而再进行译码还原发送端的业务。TFCI的编码一种采用的是不规则的Reed—Muller码，其译码相对规则的Reed—Muller码解码算法稍复杂。本文给出了对TFCI对应业务的分配方式的分析．并简单分析了传输格式字的编译码方法。     

突发通信中Turbo码的FPGA实现

给出了低复杂度和低延迟的Turbo码编译码的FPGA实现方案,方案中分量码译码算法采用Max-Log-Map算法。基于提出的设计方案,在Xilinx的FPGA芯片上实现了帧长在64～1024之间可变的短帧长Turbo编译码模块。仿真和测试结果表明,该模块的误码率性能优良、译码延时较小、数据吞吐量大,可用于低信噪比条件下突发数据通信中的差错控制。