具有8p秒群延时的3~5千兆赫CMOS超宽带功率放大器

本文提出了一种采用线性相位滤波器模型、用于BPSK调制的3~5GHz超宽带系统的差分功率放大器。本文中功率放大器已经采用中芯国际0.18微米CMOS工艺流片验证。为了达到足够的线性度和效率,本功放工作在AB区域,在-0.5dBm的输入1dB压缩点时,输出8.5dBm功率。功耗为28.8mW, 在3~5GHz工作范围内,增益为9.11±0.39dB,群延时在 8ps之内。     

采用电流复用技术的8mm频段低噪声放大器

利用电流复用技术设计8mm频段低噪声放大器芯片,采用0.15μm GaAs PHEMT工艺,芯片尺寸为1.73mm×0.75mm×0.1mm。测试结果显示:在32～38GHz频带内,放大器增益大于21dB,噪声系数小于1.85dB,输入、输出电压驻波比小于2.5,P1 dB大于7dBm,功耗5V,28mA,采用电流复用技术比传统设计的功耗降低将近40%。     

一种应用于DRM/DAB/DVB-H的噪声抵消和IP3改进的CMOS射频前端设计

本文给出了一种应用于数字广播标准的CMOS射频前端电路芯片,其包括宽带低噪声放大器、正交混频器和可变增益放大器,该前端能够支持200kHz-2GHz频率范围内的多种无线通信标准,该电路在没有牺牲其他电路性能包括电压增益和功耗的情况下,改善了NF和IP3。通过噪声抵消技术降低前端的NF,通过差分多栅晶体管结构（DMGTR）提高前端的IP3。dB线性可变增益放大器的增益控制通过采用工作在线性区的PMOS晶体管来实现。芯片采用0.18um CMOS工艺实现。测试结果表明在200kHz-2GHz范围内S11小于-11.4,增益变化范围在250MHz为12-42dB,在2GHz为4-36dB。单边带NF为3.1-6.1 dB。在中等增益情况下IIP3为-4.7-2.0dBm。整个前端在1.8V电源电压情况下功耗仅仅为36mW。     

2.5Gb/Scmos光接收机跨阻前置放大器

给出了一种利用0.35μm CMOS工艺实现的2.5Gb/s跨阻前置放大器。此跨阻放大器的增益为59 dB*Ω,3dB带宽为2GHz,2GHz处的等效输入电流噪声为0.8×10-22 A2/Hz。在标准的5V电源电压下,功耗为250mW。PCML单端输出信号电压摆幅为200mVp-p。整个芯片面积为1.0mm×1.1mm。     

基于超材料设计实现C/Co复合材料的超宽带吸收

本文通过简单的一步热解法合成了C/Co复合材料,在材料质量填充浓度为35%时观察到其具有优异的介电频散性能。当材料厚度2.5 mm时,该复合材料在11.2 GHz的最小反射率为-23.7 dB,小于-10 dB的带宽为3.8 GHz。为了进一步提高吸收体的吸波性能,我们利用全介质超材料的设计对吸收体的宏观结构进行优化,此方法成功地将小于-10 dB的吸收带宽扩展到15 GHz （7.0~22.0 GHz）。该研究结果可以为高性能微波吸收材料的制备工艺和结构设计提供有价值的参考。     

一个采用0.18μm CMOS工艺的3－5GHz超宽带平坦增益低噪声放大器

本论文设计并实现了一个用于UWB脉冲体制的3-5GHz超宽带平坦增益的全差分低噪声放大器。在电路设计上,采用了一种增益平坦化技术,并且利用了串连建峰与并联建峰技术,分别实现了宽带的输入匹配与整个电路大的增益带宽积。同时,利用反馈技术,进一步拓展带宽和削减带内增益波动。此LNA才用SMIC 0.18um CMOS射频工艺流片验证。测试结果表面电路3dB带宽为2.4~5.5GHz,最高增益可达13.2dB,在3－5GHz的带内增益波动仅为＋/- 0.45dB,最低噪声系数为3.2dB．输入匹配性能良好,在2.9~5.4GHz范围内S11<-13dB,电路的输入P1dB为－11.7dBm@5GHz,电路采样1.8v供电,整个差分电路消耗电流9.6mA.     

一种低功耗低噪声自偏置锁相环电路

在飞速发展的物联网、可穿戴设备、医疗电子等小型化领域,小尺寸、低功耗是集成电路设计的重要指标。本文提出了一种低功耗、面积小、低相位抖动的锁相环电路。利用自偏置技术补偿锁相环的环路增益等参数,同时简化压控振荡器和电荷泵的电路结构,取得了面积、功耗、噪声以及环路稳定性的良好统一。该锁相环电路作为独立IP模块实现在SMIC 40nm工艺上,供电电压为2.5V/1.1V,最高输出频率至2.5GHz以上,总功耗为4.2mW,面积仅为0.02 mm2 (180um*110um)。     

X波段宽带单片低噪声放大器

从获取放大器的等噪声系数圆最大半径的角度来进行电路设计,设计了工作于X波段9～14GHz的宽带低噪声单片放大器,采用法国OMMIC公司的0.2μmGaAsPHEMT工艺(fT=60GHz)研制了芯片。在片测试结果为在9～14GHz,噪声系数<2.5dB,最小噪声系数在10.4GHz为2.0dB,功率增益在所需频段9～14GHz大于21dB,输入回波损耗<-10dB,输出回波损耗<-6dB。在11.5GHz,输出1dB压缩点功率为19dBm。     

一种用于多模宽带无线接收机的2.1-6GHz频段锗硅BiCMOS低噪声放大器设计

本文提出了一种带ESD保护的,用于多模宽带无线接收机的锗硅BiCMOS低噪声放大器。该放大器基于0.18μm锗硅BiCMOS工艺实现,覆盖频率范围达到2.1-6GHz。经过优化噪声模型及电路分析设计,最终的测试结果表明,在整个带宽上低噪声放大器的增益达到12dB,输入三阶交调点为在6GHz处-8dBm,噪声系数为2.3～3.8dB。电路供电电压为2.5V,总功耗为8mW,ESD保护电路可以提供2kV的人体击穿模型电压。     

（英）CMOS毫米波低功耗超宽带共栅低噪声放大器

本文陈述了一个基于单端共栅与共源共栅级联结构的超宽带低噪声放大器(LNA)。该LNA用标准90-nm RF CMOS工艺实现并具有如下特征：在28.5到39 GHz频段内测得的平坦增益大于10 dB;-3 dB带宽从27到42 GHz达到了15 GHz,这几乎覆盖了整个Ka带;最小噪声系数(NF)为4.2 dB,平均NF在27-42 GHz频段内为5.1 dB;S₁₁在整个测试频段内小于-11 dB。40 GHz处输入三阶交调点(IIP3)的测试值为 2 dBm。整个电路的直流功耗为5.3 mW。包括焊盘在内的芯片面积为0.58*0.48 mm2_。     

工作在0.5V电压下用于无线传感网的低噪声放大器设计与优化

本文阐述了一款用于无线传感器网络可工作在0.5V电压下的低噪声放大器芯片的设计和优化方法。该芯片采用0.13 um CMOS工艺实现。本文中对其电路进行了详细分析,并提出了一种新的优化设计方法。该芯片的测试结果显示,此款低噪声放大器的功率增益为14.13dB,噪声系数最低为1.96dB,直流功耗3mW,输入1dB压缩点为-19.9dBm。S11和S22均在-10dB以下。测试结果显示此款低噪放完全适用于低电压低功耗应用。     

高鲁棒性低功耗单片低噪声放大器电路

基于0.15um GaAs pHMET工艺技术,采用电流复用偏置结构及有源偏置技术,研制了一款高鲁棒性紧凑型低功耗单片低噪声放大器芯片。该款放大器具有两级拓扑结构,采用有源偏置技术弥补工艺波动现象造成的芯片性能波动,同时通过改进匹配网络结构进一步优化芯片的噪声系数和缩小电路尺寸。在偏置电压为5V的条件下,放大器的工作带宽为2~8GHz,增益和噪声系数分别为24.7±0.7dB和1.18±0.1dB,电路总电流仅为20mA。芯片尺寸为2.5mm×1mm。与常规工艺和技术所设计的低噪声芯片和其他类型工作频率的芯片相比,噪声系数和电路功耗方面具有明显的优势。     

一种连续通带宽带双工器的研制

设计并制作了工作在2.2～2.8GHz的带状线结构3dB定向耦合器和2只通带分别为2.2～2.5GHz及2.5～2.8GHz的8阶微带发夹线结构带通滤波器,利用该耦合器和带通滤波器设计制作连续通带宽带双工器,并通过ADS进行仿真。由仿真结果可知,在2.2～2.8GHz双工器全频带内输入端口的反射系数S11均优于-17.00dB,通带2.2～2.5GHz带内插损S21最优为-2.09dB,通带2.5～2.8GHz带内插损S31为-2.53dB,其中两通带的交接点2.5GHz处插损约-6.5dB。实测结果与仿真结果基本吻合。     

用于40Gb/s光接收机的0.2μm GaAs PHEMT分布放大器

利用0.2μm GaAs PHEMT工艺实现了40Gb/s光接收机中的前置放大器. 该放大器采用有源偏置的七级分布放大器结构,3dB带宽超过40GHz,输入输出反射损耗小于-10dB,跨阻增益为45.6dBΩ,最小等效输入噪声电流密度为22pA／Hz,功耗为300mW,可有效地应用于40Gb/s光接收机中.     

一种基于0.18-μm CMOS工艺的新型超宽频带毫米波混频器设计与分析

本文提出了一种超宽频带毫米波混频器电路.混频器采用分布式拓扑结构和中频功率合成技术,具有宽带宽和高转换增益.该混频器采用TSMC 0.18-μm CMOS工艺设计并制造,芯片总面积为1.67mm².测试结果表明:混频器工作频率从8GHz到40GHz,中频频率为2.5GHz时的转换增益为-0.2dB至4dB,其本振到中频端口和射频到中频端口间的隔离度均大于50dB.整个电路的直流功耗小于32mW.     

WLAN应用的CMOS低噪声放大器设计

采用TSMC0.25μmCMOS工艺设计了一个IEEE802.11a标准无线局域网(WLAN)应用的5.8GHz差分低噪声放大器(LNA)。阐述了LNA的噪声优化和设计过程。采用Agilent ADS仿真,结果显示:2.5V工作电压下,LNA增益为14.6dB,噪声系数为1.72dB,1dB压缩点为-10.2dBm,功耗16.5mW。     

1.8GHz 0.35mm CMOS低噪声放大器的实现

介绍了一种频率为1.8GHz的低噪声放大器(LNA)的设计方案,采用TSMC 0.35μm CMOS工艺实现,增益为25dB,噪声系数2.56dB,功耗≤10mW,IIP3为-25dB或5dBm。     

1.8GHz O.35μm CMOS低噪声放大器的实现

介绍了一种频率为1.8GHz的低噪声放大器(LNA)的设计方案,采用TSMC 0.35 μ m CMOS工艺实现,增益为25dB,噪声系数2.56dB,功耗≤10mW,IIP3为-25dB或5dBm.     

0.2μm GaAs PHEMT3.1~10.6GHz宽带低噪声放大器设计

采用OMMIC公司提供的0.2μm GaAs PHEMT工艺(fT=60 GHz)设计并实现了一种适用于宽带无线通信系统接收前端的低噪声放大器。在3.1~10.6 GHz的频带内测试结果如下:最高增益为13 dB;增益波动<2dB;输入回波损耗S11<-11 dB;输出回波损耗S22<-16 dB;噪声系数NF<3.9 dB。5 V电源供电,功耗为120mW。芯片面积为0.5 mm×0.9 mm。与近期公开发表的宽带低噪声放大器测试结果相比较,本电路结构具有芯片面积小、工作带宽大、噪声系数低的优点。     

一种用于有线接收机的宽带高线性度的下变频混频器

分析了一种宽带高线性度的用于有线接收机的下变频混频器.该设计采用0.35μm SiGe BiCMOS工艺.射频输入信号频率范围设计为1～1.8GHz,测得的1dB压缩点达到+14.23dBm,最大转换增益为8.31dB,最小噪声系数为19.4dB,在5V供电情况下,直流功耗为54mW.