MPEG—2解码硬件的实现

本文介绍了ＬＳＩ ＬＯＧＩＣ公司芯片Ｌ６４００７，Ｌ６４００２作为主芯片的ＭＰＥＧ－２系统／视频／音频解码系统，分析了传输液的句法结构；并根据实际工作遇到的技术难点，着重讨论了了解复用模块中的时钟恢复以及视频与音频的同步播放。     

MPEG-2音频解码算法优化

以PC机为硬件平台对MPEG-2的音频解码算法进行优化，实现MPEG-2全软件的系统、视频、音频3个部分实时解码。在IDCT和IMDCT中应用了新的快速算法；结合PC机本身的特点及解码过程中有大量的乘加运算采用SIMD(single—instruction multiple—data)来对程序优化，并在实际运算中也对数据结构进行了优化。通过以上的优化使MPEG-2层Ⅱ解码的运算量减少了40％以上，在奔腾3／450计算机上只占用不到5％的系统资源。这些优化算法已经应用于奔腾3／800为硬件平台的MPEG-2实时解码器中。     

MP3音频解码优化算法

以MP3音频解码器为研究对象,在实时性、面积等约束条件下,研究MP3解码流程和算法。IMDCT(反向改进离散余弦变换)是编解码算法中一个运算量大调用频率高的运算步骤。重点推导了递归算法的优化方法,因此在减小硬件资源的同时快速地实现了IMDCT,经验证功能正确。     

Ogg Vorbis音频解码中IMDCT的优化

针对NEC VR4122(μPD30122)微处理器的特点,从算法优化和存储空间优化2个方面,对开放源代码的Ogg音频解码的IMDCT进行性能优化.经测试表明,整个Ogg Vorbis解码的计算量和占用的存储空间分别下降了约25%和35%.     

MPEG音频解码专用处理器设计

提出了一个适用于ＶＬＳＩ实现的、以专用ＤＳＰ为核心的ＭＰＥＧ音频解码器,达到ＭＰＥＧ对解码精度和实时性的要求。设计过程采用了软硬件协同设计的方法,缩短了开发周期,并优化了解码算法,降低了系统对存贮器和运算量的需求,降低了ＶＬＳＩ系统的总体规模。     

MPEG—Ⅱ音频编解码技术

本文对ＭＰＥＧ－Ⅰ与ＭＰＥＧ－Ⅱ的音频压缩宪法做了简要的对比，主要论述了ＭＰＥＧ－Ⅱ的音频编码所基于的理论基础，并对其算法做了具体的阐述。     

多制式音频解码系统中IMDCT算法优化与硬件实现

逆改良型离散余弦变换(IMDCT)是高质量音频解码器的基本处理单元,其运算中大量的乘法是实现高效IMDCT的一个瓶颈.通过优化IMDCT的算法,实现了一个高效的IMDCT硬件加速器,具有很好的可配置功能,可支持12点,36点及2的幂次点数的IMDCT.通过蝶形拆分运算加快了解码速度,同时通过一个乘法器的复用,大大地降低了解码器的面积.     

数字音频广播在DVB平台上的实现

利用现有编码器,在不增加额外设备的情况下,在DVB平台上实现数字音频广播,使播出节目内容丰富,形式多样,满足用户收看收听节目的要求.     

A Cost-Effective Design for MPEG-2 Audio Decoder with Embedded RISC Core

MPEG-2 audio decoding algorithms are involved of several complex coding techniques and therefore difficult to be implemented by an efficient dedicated architecture design. In this paper, we present an effective architecture for the MPEG-2 audio decoder. The MPEG-2 audio algorithms can be roughly divided into two types of operations. The first type is regular but computation-intensive such as filtering, matrixing, degrouping, and transformation operations. The second type is not regular but computation-intensive such as parsing bitstream, setting operation mode and controlling of all system operations. A RISC core with variable instruction length is designed for the decision-making part, and the dedicated hardware such as special divider, and synthesis filterbank is designed for the computation-intensive part. Based on the standard cell design technique, the VLSI chip consists of 27000 gate counts with the chip size of 6.4 × 6.4 mm². The chip can run at maximum 43.5 MHz clock rate, with the power dissipation of 150 mW at 3 V power supply.     

基于改进PCR校正算法的MPEG-2复用器

介绍了一种基于FPGA的PCR调整算法.包括MPEG-2复用器的市场现状,MPEG-2复用器的系统框架,PCR校正算法的原理,具体实现方法以及产品的实用效果.     

A Single-Chip MPEG/Audio Decoder LSI Based on a Compact Decoding Algorithm

A single-chip decoder LSI is developed for ISO/IEC MPEG (the International Organisation for Standardisation/the International Electrotechnical Commission, Moving Pictures Expert Group) audio. The applicable layers are Layer I and II of MPEG-1 and MPEG-2/Lower-Sampling-Frequency Mode. A fast calculation algorithm, which is also effective for on-chip memory reduction, is incorporated in audio signal synthesis. The reliability in bitstream synchronization is improved by including bitstream inconsistency detection. Bitstream error concealment by repeating previous audio data is supported. The decoding delay is adjustable when an optional external memory is connected to the LSI.     

数字电视多路复用器设计

MPEG-2 TS流复用方式被广泛应用于DVB的多路节目复用中,简要介绍了MPEG-2编解码系统中TS流结构和一种基于MPEG-2/DVB规范的数字电视多路TS流复用器的设计和实现,并结合开发过程中的经验,给出了一些设计中的方法和技巧.     

MPEG-2解码器中视频、音频同步的实现

本文分析了理想的MPEG－2信源解码器中视频、音频同步实现的关键，给出了实际的解码器中实现视频、音频同步会遇到的问题和解决的方法。实践证明，这些方法是有效的，已用于我们的MPEG-2信源解码器中。     

一种基于DAB的实时音频系统设计方案

通过对利用C＋＋语言实现的实时音频采集编码系统进行介绍,该文提出了如何实现音频的实时采集和MP2音频编码。根据欧洲电信标准协会（ETSI）提出的ETS300799标准,提出了实时合成DAB传输帧的编码方案。实际测试结果表明,该系统能够完成音频数据的实时采集与发射工作,配套发射设备能组建一个实时性良好的实时音频采集编码系统。     

从MPEG压缩视频流中提取I帧的设计与实现

在基于视频内容的多媒体查询与检索系统中，经常希望用静态图像来表示视频内容，在视频点播中，有时需要视频服务器提供一种快进、快退的功能。提供了一种提取I帧的方法，并对PCR，DTS，PTS时间信息进行了讨论。     

基于CATV的数据广播系统的设计与实现

我国的有线电视网(CATV)拥有巨大的网络资源,它不仅能提供高速的Internet接入,而且可以提供图像、话音业务,实现“三合一”.本项目主要是设计并实现基于有线电视网的数据广播系统,使得数据广播信息经过服务器端处理后通过有线电视网传输,之后在客户端通过数字机顶盒建立数据通道取得用户需要的数据流并对数据信息的浏览.     

基于ST5105的数字卫星接收机的设计与实现

结合数字卫星广播电视系统的基本原理和发送端信号处理的基本过程,阐述了数字卫星接收机的工作原理,介绍了MPEG-2解码芯片ST5105的功能和结构特点,并给出了基于该芯片的数字卫星接收机的总体设计与实现。