共查询到20条相似文献,搜索用时 9 毫秒
1.
在25MHz以上频率工作的数字系统中,时钟分配电路设计是一个非常重要的问题.本文介绍了高性能、高速时钟分配电路的简化设计方法,并讨论了与时钟分配设计有关的技术问题. 相似文献
2.
基于FPGA的高频时钟的分频和分配设计 总被引:2,自引:0,他引:2
介绍了为PET(正电子发射断层扫描仪)的前端电子学模块提供时间基准而设计的一种新型高频时钟扇出电路。该电路利用FPGA芯片来实现对高频时钟的分频与分配,并用LVDS传输标准对生成的多路时钟信号进行传输,从而最大程度地减少了输出各路时钟之间的延时偏差,同时利用低压差分信号的传输特性增强了信号的抗干扰能力。文章给出了采用VHDL语言编写的时钟电路程序代码。 相似文献
3.
目前的ASIC设计中,时钟偏移对同步数字电路的影响越来越大,它也越来越受到高速电路设计者的关注,因此如何解决它给电路带来的不利影响成了设计中的重要挑战、文章分析了时钟偏移的产生机理,然后提出了怎样使用CTS在时钟树中插入不同驱动能力的缓冲器,以平衡时钟网络,最后还分析了如何利用有用的时钟偏移来改善电路的时序。 相似文献
4.
通过结合数字存储示波器系统基本原理与系统建构逻辑,经不同规格芯片的参数比选后,确认选用 LMX2531 数字时钟芯片 +LMK01010 分配芯片组成高频时钟电路系统,借助有源时钟分配器将原单端信号转换为两路差分时钟信号,并基于 ARM 开发环境完成软件编程设计。经系统运行调试后可知,时钟电路的供电电源、波形以及抖动性能等均满足系统设计要求,输出频率可达到 1.5GHz。 相似文献
5.
目前的ASIC设计中,时钟偏移对同步数字电路的影响越来越大,它也越来越受到高速电路设计者的关注,因此如何解决它给电路带来的不利影响成了设计中的重要挑战.分析了时钟偏移的产生机理,提出了怎样使用CTS在时钟树中插入不同驱动能力的缓冲器,以平衡时钟网络,以及如何利用有用的时钟偏移来改善电路的时序. 相似文献
6.
7.
为了解决用传统时钟树综合策略来设计芯片只能尽量减小时钟偏移,而不能满足时序收敛的问题,文中引入了有效时钟偏移的概念,并通过在TSMC0.13μm工艺下流片成功的芯片BES7000作为设计实例,分析了有效时钟偏移引入之后对改进时序建立时间的效果。 相似文献
8.
9.
MichaelHsieh 《今日电子》2004,(6):56-57
所有的数字电路都需要依靠时钟信号来使组件的运作同步,每单位时间内电路可运作的次数取决于时钟的频率,因此时钟运作的频率即被大家视为系统运作的性能指针。 相似文献
10.
基于片上偏差对芯片性能的影响,分析对比了时钟树设计与时钟网格设计,重点分析了时钟网格抗OCV影响的优点,并利用实际电路应用两种方法分别进行设计对比,通过结果分析,验证了理论分析的正确性,证明在抗OCV及时序优化时钟网格方法具有很大的优势。 相似文献
11.
在S1240交换机中,时钟信号是由时钟和音模块产生,通过特殊的网络为整个系统服务的,本文基于S1240交换机CTM的功能特点,介绍了时钟和音信号在交换机内部的分配原理,并从通信网同步的角度,讨论了S1240交换机与上级交换中心时钟同步问题。 相似文献
12.
时钟系统的稳定性直接决定了在不同操作环境下时钟偏斜值的大小,并影响芯片的可靠性,因此讨论了时钟偏斜补偿电路的设计与实现技术,为提高时钟系统的稳定性并提高在不同操作条件下的可靠性,从电路设计、版图实现的角度采取了有效措施,有效提高了芯片的可靠性。 相似文献
13.
ASIC后端设计中的时钟偏移以及时钟树综合 总被引:2,自引:0,他引:2
目前的ASIC设计中,时钟偏移成为限制系统时钟频率的主要因素,时钟树综合技术通过在时钟网络中插入缓冲器来减小时钟偏移.但是,有时这样做并不能达到系统要求的时钟偏移.以一款SMIC 0.18μm工艺的DVBT数字电视解调芯片为例,分析了时钟偏移的产生原因.介殚绍了使用Synopsys公司Astro工具进行时钟树综合的方法,重点分析了在时钟树综合之前如何设置约束手动优化电路从而改善设计的时序,最后的流片结果证明该方法是有效的. 相似文献
14.
相位噪声和抖动是考量周期信号性能最常用的2个指标。介绍了相位噪声和抖动的概念,详细分析了两者之间的联系,设计了一个低抖动的标频时钟模块,测试结果表明均方根(RMS)周期抖动≤250 fs。 相似文献
15.
Kirk Jensen 《今日电子》2011,(4):29-31
同步数字系统中的时钟信号(如远程通信中使用的)为系统中的数据传送定义了时间基准。一个时钟分配网络由多个时钟信号组成,由一个点将所有信号分配给需要时钟信号的所有组件。因为时钟信号执行关键的系统功能,很显然应给予更多的关注,不仅在时钟的特性(即偏移和抖动)方面,还有那些组成时钟分配网络的组件。 相似文献
16.
17.
给出了基于 0 .2 um Ga As PHEMT工艺的 10 GHz单片频率综合器的系统模型、电路结构、性能分析、版图设计以及仿真结果 ,并简单介绍了工艺特点。整个芯片由压控振荡器、分频器、鉴相器以及低通滤波器组成。在 ADS软件下的仿真结果表明 :芯片采用 3 .3 V单电源供电 ,总功耗为 40 0 m W,输出功率为 -15 d Bm,工作频率 9.5 GHz~ 11.0 GHz,相位噪声 -95 d Bc/Hz@1MHz,输出信号的峰峰值抖动约为 2 ps。整个芯片面积为 1.2 5× 1.3 5 mm2 ,适合作为万兆以太网的时钟产生电路 相似文献
18.
19.
数字时钟的特点是以数字显示秒、分、时,它是一种相较于传统机械时钟更准确、更直观的时钟装置,数字时钟也不需要机械传动装置,所以被广泛使用。在日常生活中我们随处可见数字时钟,数字电子钟以两种方式实现:单片机控制,数字集成电路构成。本次设计是由数字集成电路构成的数字电子时钟。 相似文献