异构双核SoC设计与实现

异构双核SoC采用SPARC V8处理器加专用DSP的架构,根据其应用特点,设计了SPARC V8处理器与专用DSP之间互斥通讯机制。并完成了SPARC V8处理器的状态控制设计与优化、外部存储控制器的接口优化设计,以及SoC的整体功能验证。FPGA实验结果表明,异构双核SoC功能正确可靠,有效地提高了系统的效能比。     

一种面向无线音频应用的片上系统平台

提出并实现了一种面向无线音频的高性能、低功耗Calliope SoC架构平台.该平台通过多媒体DSP指令扩展的CK510E处理器、前向纠错编解码ASIC IP和双协议(I2S和S/PDIF)数字音频接口IP,兼容多种音频编解码标准和数字音频传输标准,并可有效提高无线传输信道的容错性.基于Calliope SoC架构平台,给出了音频编解码算法的优化实现方法.实验证明:使用RS(32,24)的FEC使无线数字音频传输系统的丢包率在移动情况下由7.21%降到4.87%,有效提高了系统的准确稳定性.Calliope SoC平台可分别在40 MHz、80 MHz和70 MHz系统工作频率下实现SBC、MP2和FLAC三种不同音频实时编/解码运算.     

一种DSP和通用CPU一体化的处理器架构及其4核实现

提出了一种DSP和通用CPU一体化的处理器架构,并完成了一款基于该架构的同构4核处理器设计和流片验证.该处理器基于VLIW结构,支持自主定义的DSP指令系统,兼容现有通用的MIPS 4KC处理器指令集,支持最大8个指令通道的并行发射.处理器在不改变CPU的指令编码以及执行顺序的前提下,实现了芯片结构上的DSP和CPU执行处理的一体化,适合在统一的平台上同时完成宽带通信和多媒体的信号和协议处理的嵌入式应用开发.处理器内核通过自主定义的DSP指令字中前后并行标识位和一条专用的前导paralink指令实现了DSP与CPU指令的并行发射.在4核处理器的同构架构上,采用了全局读局部写的多核间片上数据存储策略,在控制硬件开销的基础上实现片上数据的共享.仿真和流片验证结果表明,所提出的DSP和CPU一体化处理器架构可行,在宽带通信和多媒体等嵌入式应用上具有优势.     

智能型SRIO交换器增强基站预处理功能

蜂窝基站的架构正在逐步地趋于统一。一组RF前端板卡负责发送包化采样数据,一般是通过SRIO(串行RapidI/O)传送至ASIC或FPGA,而ASIC或FPGA作为简单的交换器,在控制平面的操纵下按照规定的路线将信息包发送至一组处于等待状态的DSP和控制平面处理器。面对这种不断发展的架构一致性,人们很希望采用现售的SRIO交换器来形成处理背板的集线器。IDT正在尝试通过增加交换芯片功能来使自己的产品别具一格。但是,到哪里才能找到有用的功能呢?I D T的解决方案是检查与交换核心相连的DSP芯片以及芯片速率硬件正在操控的处理任务,并了解…     

低功耗可扩展和可配置多内核架构媒体处理平台

硅产品知识产权(SIP)平台解决方案和数字信号处理器(DSP)内核授权厂商CEVA公司,于2009年推出CEVA-XC通信处理器后,经过在LTE领域三年高强度研发,CEVA-XC如今已是专为先进无线通信而设计优化、高性能的通信处理器架构.     

基于DSP的智能串/并行通信控制器

主要介绍一种基于DSP(数字信号处理器)的智能串/并行通信控制器,由DSP、FPGA(复杂可编程逻辑器件)、通信控制芯片以及各类接口电路组成。描述了DSP芯片TMS320F243的主要性能特点与控制方法,可软件设置多种通信协议。通过板载的DSP实现智能化数据通信,适用性强。     

利用电压跟踪控制器提高多电源系统可靠性

宽带通讯及大规模高速存储系统近年来得到了飞速发展,为进一步提高数据处理能力,会越来越多地采用新工艺、新技术开发生产的通讯控制处理器 — MCU、DSP、PLD等,这些新型器件通常需要两个供电电源(I/O口和内核),由多个这种器件构成的通讯系统往往需要3路或更多的供电电源。这些电源的性能各不相同,启动和关闭时间也千差万异。因此很难满足高速处理器件对上电、断电时序的要求。而I/O口和内核电源的上电、断电顺序的正确与否除了关系到系统是否能够正常启动,同时还影响硬件电路的可靠性,因为如果上电过程中,内核电压与I/O电压上电时序…     

MIPS推出集成DSP的32位处理器内核系列

MIPS科技宣布推出高性能、低功耗、集成了DSP功能的32位可合成处理器内核。通过融合RISC/DSP功能,24KE内核系列为对成本和功率敏感的消费电子市场提供了理想解决方案,因为这些市场中的许多设备同时需要控制和信号处理能力。传统的许多SoC使用RISC CPU提供控制功能,而使用一个DSP     

Tolapai闪亮登场，Intel发力SoC领域——英特尔发布首款基于IA架构的嵌入式SoC

日前在北京召开的“创‘芯’无限,连接未来——英特尔首款嵌入式SoC应用论坛”上,英特尔公司正式向中国市场发布第一款基于英特尔架构（IA架构）的嵌入式Soc——英特尔EP80579集成处理器渐发代号：Tolopai）。该产品共有8款,全部基于英特尔奔腾M处理器设计,并且集成了内存控制器中枢以及通信和嵌入式I／O控制器,具有低功耗、小尺寸设计等优势,可将平台主板尺寸缩小45％,功耗降低34％。英特尔为每款产品提供了七年的生命周期支持,产品面向传统嵌入式和工业用计算机系统、中小型企业（SMB）以及家庭网络存储、企业安全应用、IP电话、无线以及WiMAX基础设施等应用领域。     

面向下一代智能手机平台的对称多重处理技术

有了同时包含用于高级操作系统(HLOS)的对称多重处理(SMP)技术和用于媒体任务的专用处理器的SoC,智能手机系统设计人员将有更加广泛的功耗胜能方案可供选择.但是,来自服务器/PC世界的传统SMP架构对移动设计来说是不够的,需要有新的SMP架构来满足智能手机等嵌入式移动系统的实时、低功耗需求.