CE—LPC在民航语音交换系统中的应用

ＣＥ－ＬＰＣ称为码激励线性预测编码，它属于声编码器类。这类编码器从时间波形中提取重要的特征，它在低比特率编码器最适用。本通过ＣＥ－ＬＰＣ编码的特点、系统组成和编码原理等几个方面，说明民航语音交换系统采用ＣＥ－ＬＰＣ编码可在４．８ｋｂｉｔ／ｓ的速率上传输高质量的话音信号。     

用于航空航天的抗辐射高分辨率光学编码器

航空航天技术的进步和发展使得该领域对于高精度、高准确度、抗辐射光学编码器的需求大为增加．基于该领域对编码器的精度、准确度、重量、装调等方面的要求,MicroE System公司研制了MercuryII型空间编码器。该编码器是1个基于光栅反射相干的编码系统,它包括3个主元件：编码标尺、读数头和处理电路。该系统为模块化设计,给定装调误差下,能够很容易实现编码器与其它系统的装配：在装配与运转过程中,其大的倾斜与位移公差使得它能够很好地满足航空航天领域的要求。该系统覆盖区小、重量轻,且操作过程的功耗小;另外,它还能在1个电路处理单元上连接多个读数头,且装调公差大,这些优点都使得它能够满足高标准应用要求。     

基于FPGA的JPEG2000位平面编码器研究及实现

在JPEG2000编码系统中,EBCOT tire-1的位平面编码器的复杂编码运算是整个系统的瓶颈,为了加快位平面编码器运算的速度,我们提出并行VLSI架构,用来处理编码器中的并行程序预估和程序编码。我们以VerilogHDL编写硬件代码,并以Altera QuartusⅡ进行模拟硬件仿真。     

基于AMBA总线系统的高速JPEG编码器设计

提出了一种基于AMBA总线系统的JPEG编码器的设计方案。通过总体架构方案和各个子模块的优化设计,在编码器的整体和局部两个层面提高了编码速率。通过仿真测试和FPAG验证,所设计的JPEG编码器在实际AMBA总线系统中正常工作,整体使用效率在70%以上,其核心部分（8＊8的编码单元）的流水编码速率达到1像素/周期,完全可以满足数码相机等对图像进行实时编码的系统的需求。     

并行AVS实时编解码器设计与实现

介绍了一种并行AVS实时编码器的设计,它包括音视频数据输入、音视频编码、传输流系统复用器、输出和控制部分,其中重点介绍了视频编码器和传输流系统复用器的设计和实现.实验结果证明,实现标清AVS实时编码器是可行的.     

AC—2广播与存贮的高质量数字音频编码器

本文介绍了美国杜比实验室研制的适用于广播的宽带数字音频变换编码器系统。编码器的比特率每信道192～64kbit/s,它能提供不同的比特率、编码延时及音频带宽三者折衷的方案。还重点介绍了新一代音频编码器,这种编码器在比特率压缩过程中应用了人耳在频域和时域的掩蔽效应,使用了新型滤波器簇,能根据信号的时间特性和频率特性,动态调整频率与时间分辨率。还介绍了编码器系统现在和将来的应用。     

基于AT29C512的多通道符合MC145026编码规范的编码器的研究与实现

在研究MOTOROLA公司的MC145026编码器时序的基础上,讨论了用ATMEL公司的FLASH存储器AT29C512实现符合MC145026编码规范的八通道编码器的方法;通过与微控制器连接能实现通道设备及控制模式的灵活选择,并且能够完成通道间编码控制同步与否的定义;对需要多通道编码控制的系统提供了一种有效途径。该编码器已在煤矿井下生产监控系统中应用,稳定可靠。     

基于AT29C512的多通道符合HC145O26编码规范的编码器的研究与实现

在研究MOTOROLA公司的MC145026编码器时序的基础上,讨论了用ATMEL公司的FLASH存储器AT29C512实现符合MC145026编码规范的八通道编码器的方法;通过与微控制器连接能实现通道设备及控制模式的灵活选择,并且能够完成通道间编码控制同步与否的定义:对需要多通道编码控制的系统提供了一种有效途径.该编码器已在煤矿井下生产监控系统中应用,稳定可靠.     

基于AT29C512的多通道符合MC145026编码规范的编码器的研究与实现

在研究MOTOROLA公司的MC145026编码器时序的基础上,讨论了用ATMEL公司的FLASH存储器AT29C512实现符合MC145026编码规范的八通道编码器的方法;通过与微控制器连接能实现通道设备及控制模式的灵活选择,并且能够完成通道间编码控制同步与否的定义:对需要多通道编码控制的系统提供了一种有效途径.该编码器已在煤矿井下生产监控系统中应用,稳定可靠.     

LTE中咬尾卷积编码器的VHDL设计

咬尾卷积码编码具有不要求传输任何额外比特的优点,成为LTE通信系统中重要的编码方式。在介绍LTE物理信道结构的基础上,分析了咬尾卷积码编码器的编码原理,设计了咬尾卷积编码器的工作时序,然后基于Quartus-Ⅱ平台对咬尾卷积码编码器进行了VHDL设计,并利用Modelsim进行了波形仿真与验证。结果表明:采用VHDL设计方法实现咬尾卷积码编码具有设计灵活、修改方便的特点,能满足LTE通信系统的编码要求。     

数码视讯超级编码器填补了国内移动（地面）数字电视编码器技术空白

针对目前国内移动(地面)数字电视系统中对低码率编码的需求，数码视讯自主研发并推出SMSX 10K121型超级编码器，为SMSX系列编码器中又新增了一款独具特色的产品。该编码器最大的优势体现在低码率压缩技术方面，它采用数码视讯自主产权的低码率技术，具有强大的图像预处理能力和硬件匀速码率处理技术，能够最大限度地去掉冗余信息，并根据图像源的信息量大小自适应调节编码器的输出码率，在编码输出码率低于2M甚至1．2M的情况下，依然能保证良好的视频质量。     

ISO／IEC MPEG—2先进音频编码（二）

ＩＳＯ／ＩＥＣＭＰＥＧ－２先进音频编码（二）３滤波器组滤波器组是ＭＰＥＧ－２ＡＡＣ系统的一个重要组成部分。在编码器中，它把输入端的时域信号转变成系统内部的时间－－频率表示形式。在解码器中，这个过程恰恰相反。在编码器中，使用一个正向的ＭＤＣＴ进行变换，...     

高速RS编码算法及FPGA实现

本文在分析RS编码原理的基础上,分析了多种RS编码器的实现方式及编码算法,主要研究了高速RS编码器的组成、结构与FPGA实现,设计并实现了符合DVB- C标准( 2 0 4 ,1 88) RS码编码器,给出了仿真结果,该设计结果在大容量通信系统中得到验证     

基于DM642的X．264编码器优化

X．264编码器注重实效性,在不明显降低编码性能的前提下,降低编码的计算复杂度,摒弃了JM中一些耗时相对较大但对性能的提升影响很小的模块,因此嵌入式系统中常选用X．264编码器。移植到DSP平台的X．264编码器,编码效率不佳,平均只有0．7f／s。为了能够在DSP平台上进行高效率的编码,采用了代码优化以及DM642优化2种优化方式来优化移植到DM642平台的X．264编码器。对优化过后的X．264编码器在DM642平台上进行了实验。实验结果表明,优化过后的X．264编码器对CIF格式视频序列的编码时间大幅度的降低。     

二元对称信道上均匀无记忆信源的信源-信道联合编码的研究

在传统通信系统中,信源编码与信道编码是分别考虑的。但是,在实际中发现,用某种“特定”方法连接起来的最优信源编码器和信道编码器,并不一定能构成最佳通信系统。因此出现了实现通信系统整体优化的“信源信道联合编码”理论。本文主要以数字传输中二元对称信道(BSC)为例,研究了此信道上的信源和信道编码的联合设计。     

信道自适应UEP技术在H.264视频通信系统中的应用

在进行基于H．264标准的视频通信系统设计时，为提高编码视频流的抗误码性能以及编码器的编码效率，提出了一种信道自适应非平等误码保护(UEP)技术。该技术可根据反馈的信道状态信息自适应地确定H．264编码视频流在网络适配层(NAL)中的工作模式，在丢包信道中结合人眼的视觉特性重新对编码视频信息进行分区并分别采用不同优先级的误码保护。仿真实验表明，在有效提高H．264视频通信系统中解码器输出重构视频图像视觉质量的同时，进一步降低编码器端数据包的打包开销，从而提高编码器的编码效率。     

BSAC音频编码器在TI DaVinci平台上的实现

BSAC音频编码标准是地面数字多媒体广播(T-DMB)中的关键技术,因此研究BSAC编码器在嵌入式系统上的实现具有很高的应用价值。将优化后的BSAC编码器按TI公司的xDM标准封装为DSP的音频编码组件,并编写了ARM端的多线程应用程序调用BSAC编码器,实现了BSAC编码器在TI公司TMS320DM6446平台上的移植。测试表明,BSAC编码器性能稳定,能够满足音频编码的实时要求。     

广电新融媒播控中心编码系统设计

本文介绍了南京广电集团新融媒播控中心编码系统的组成和运行情况,重点介绍了哈雷X2编码器编码方式和设置方法.哈雷基于SMPTE 2110协议的IP编码器是哈雷公司最新研发的针对IP融媒播出系统的编码器,播出系统最后输出的SDI overIP信号不需要经过网关转换为基带信号,直接进行编码.本文对这种IP编码器做了重点介绍.     

一种具有混合编码器结构的自适应HARQ机制

本文提出了一种具有混合编码器结构的自适应HARQ机制。该机制根据当前信道质量和业务对时延敏感性的要求,自适应调整编码模式。与传统的HARQ机制不同的是它采用了新的编码器结构,利用Turbo码编码器由两个递归系统卷积编码器构成的特点,实现了可调速率的卷积码和可调速率的Turbo码,减少了硬件实现所需的资源。     

一种高速低功耗优先级编码器结构

优先级编码器是数字系统中一种重要的基本电路.它可以对多个输入请求进行仲裁,挑选出其中最高优先级的请求编码输出,指示最高优先级请求的位置.在传统的优先级编码器结构里,对每个输出都采用单独的放电路径,管子多功耗大.由此提出了采用共享放电路径的优先级编码器结构,减少管子的数目,降低功耗.仿真结果显示,平均延时下降了17%,平均功耗下降了5.4%.