界面陷阱分布对SiC MOSFET准静态C-V特性的影响

为了分析4H-SiC/SiO₂固定电荷和界面陷阱对MOSFET准静态电容-电压(C-V)特性曲线的影响机制，对不同栅氧氮退火条件下的n沟道4H-SiC双注入MOSFET(DIMOSFET)进行了氧化层中可动离子、界面陷阱分布和准静态C-V特性曲线的测试，并结合仿真探讨了测试频率、固定电荷、4H-SiC/SiO₂界面陷阱分布对准静态C-V特性曲线的影响。实验和仿真结果表明：电子和空穴界面陷阱分别影响准静态C-V曲线的右半部分和左半部分；界面陷阱的E₀、E_s、N₀(E₀为陷阱能级中心与导带底能级或价带顶能级之差，E_s为陷阱能级分布的宽度，N₀为陷阱能级分布的密度峰值)对准静态C-V曲线的影响是综合的；当E₀为0 eV,E_s为0.2 eV,电子和空穴捕获截面均为1×10^-18 cm²,电子和空穴界面陷阱的N₀分...     

YON界面钝化层改善HfO2/Ge界面特性的研究

本文采用YON界面钝化层来改善HfO₂栅介质Ge metal-oxide-semiconductor（MOS）器件的界面质量和电特性.比较研究了两种不同的YON制备方法：在Ar+N₂氛围中溅射Y₂O₃靶直接淀积获得以及先在Ar+N₂氛围中溅射Y靶淀积YN再于含氧氛围中退火形成YON.实验结果及XPS的分析表明,后者可以利用YN在退火过程中先于Ge表面吸收从界面扩散的O而氧化,从而阻挡了O扩散到达Ge表面,更有效抑制了界面处Ge氧化物的形成,获得了更优良的界面特性和电特性：较小的CET（1.66 nm）,较大的k值（18.8）,较低的界面态密度（7.79×10¹¹ eV^-1cm^-2）和等效氧化物电荷密度（-4.83×10¹² cm^-2）,低的栅极漏电流（3.40×10^-4 A/cm²@V_g=V_fb+1 V）以及好的高场应力可靠性.     

不同退火氛围对TiN/HfO2/SiO2/Si结构电荷分布的影响

热退火技术是集成电路制造过程中用来改善材料性能的重要手段。系统分析了两种不同的退火条件(氨气氛围和氧气氛围)对TiN/HfO₂/SiO₂/Si结构中电荷分布的影响,给出了不同退火条件下SiO₂/Si和HfO₂/SiO₂界面的界面电荷密度、HfO₂的体电荷密度以及HfO₂/SiO₂界面的界面偶极子的数值。研究结果表明,在氨气和氧气氛围中退火会使HfO₂/SiO₂界面的界面电荷密度减小、界面偶极子增加,而SiO₂/Si界面的界面电荷密度几乎不受退火影响。最后研究了不同退火氛围对电容平带电压的影响,发现两种不同的退火条件都会导致TiN/HfO₂/SiO₂/Si电容结构平带电压的正向漂移,基于退火对其电荷分布的影响研究,此正向漂移主要来源于退火导致的HfO₂/SiO₂界面的界面偶极子的增加。     

缺陷诱导光学薄膜光场增强损伤分析

高损伤阈值的光学薄膜是高功率激光系统的关键器件。众多研究显示,纳米量级的缺陷是光学薄膜激光损伤的主要诱因,是制约光学薄膜向高损伤阈值发展的主要因素。基于有限差分时域方法分析了纳米大小的缺陷诱导SiO₂光学薄膜的局部光场增强导致的激光损伤。结果显示:缺陷的存在使SiO₂单层薄膜的光场分布发生了变化,无缺陷的SiO₂薄膜峰值光场位于膜层表面,而有缺陷的SiO₂薄膜峰值光场位于缺陷与薄膜的边界处,光场增强了约2.3倍;同时缺陷诱导的光场局部增强不仅依赖于缺陷与膜层之间的相对折射率,而且也依赖于缺陷的大小、缺陷在膜层中的分布深度,以及入射激光波长。缺陷与膜层的相对折射率越大,缺陷的直径越大,缺陷在膜层中的深度越小,入射激光波长越短,光场增强越大。研究结果显示光学薄膜中纳米大小的缺陷诱导的光场增强不可忽视,在研究光学薄膜的激光损伤过程中应予以考虑。     

4H-SiC表面热氧化生长SiOx薄膜特性的研究

采用扫描电子显微镜（SEM）、原子力显微镜（AFM）和X射线光电子能谱（XPS）测试方法对4H-SiC上热氧化生长的氧化硅（SiOx）薄膜表面形貌进行观测，并分析研究SiOx薄膜和SiOx/4H-SiC界面的相关性质，包括拟合Si2p、O1s和C1s的XPS谱线和分析其相应的结合能，以及分析SiOx层中各主要元素随不同深度的组分变化情况，从而获得该热氧化SiOx薄膜的化学组成和化学态结构，并更好地了解其构成情况以及SiOx/4H-SiC的界面性质。     

增强型β-Ga2O3/4H-SiC异质结VDMOS的设计与研究

由于β-Ga₂O₃材料难以形成P型掺杂，目前β-Ga₂O₃功率器件大多为无结耗尽型。为了解决β-Ga₂O₃器件难以形成增强型的问题，提出了一种具有β-Ga₂O₃/4H-SiC异质结的纵向双扩散金属-氧化物-半导体场效应晶体管(VDMOS)。添加P型4H-SiC后，利用形成的PN结的单向导通性得到了正阈值电压，实现了增强型器件。使用Sentaurus TCAD仿真软件模拟了器件结构并研究了其电学特性，通过调节SiC厚度、SiC沟道浓度、外延层厚度和外延层浓度四个重要结构参数，对器件的功率品质因数进行优化设计。优化后的器件具有1.62 V的正阈值电压、39.29 mS/mm的跨导以及5.47 mΩ·cm²的比导通电阻。最重要的是器件的关态击穿电压达到了1838 V,功率品质因数高达617 MW/cm²。结果表明，该β-Ga₂O₃/...     

缓冲层对铁电PbTiO3薄膜微结构的影响

缓冲层作为一种调控铁电薄膜畴组态和引入新的微结构的有效手段被广泛采用。本文在大拉应变KTaO₃衬底上生长了LaNiO₃/PbTiO₃多层膜,利用透射电子显微学方法,对该薄膜体系中的缺陷结构及其与铁电畴的交互作用进行了细致地研究。结果表明,由于巨大的界面失配,LaNiO₃层中形成密集的Ruddlesden-Popper型层错,该层错经由LaNiO₃/PbTiO₃异质界面诱导PbTiO₃中形成贯穿型的层状缺陷,这种缺陷的形成对PbTiO₃内部畴结构有着一定的影响。利用电子能量损失谱,发现层状缺陷处Ti元素的价态有所降低,可能源于LaNiO₃与PbTiO₃之间的电荷传递。这一结果揭示了中间缓冲层对PbTiO₃薄膜内部微结构产生重要的影响,同时也为铁电畴的调控提供了新的途径。     

GaN基p-i-n型紫外探测器钝化工艺研究

钝化层膜系的选择及其工艺的优化对降低GaN基紫外探测器的漏电流和提升其可靠性是至关重要的。文章采用多种钝化层：等离子体增强化学气相沉积生长的Si₃N₄(PECVD-Si₃N₄)、电感耦合等离子体化学气相沉积生长的Si₃N₄(ICPCVD-Si₃N₄)和SiO₂(ICPCVD-SiO₂)以及等离子原子层沉积生长的Al₂O₃(PEALD-Al₂O₃),分别制备了GaN基金属-绝缘体-半导体(MIS)器件，并对MIS器件的电流-电压(I-V)和电容-电压(C-V)特性进行了对比研究。采用PECVD-Si₃N₄作为钝化层的GaN基MIS器件具有较低的漏电流；在双层PECVD-Si₃N₄钝化层中插入PEAL...     

STI CMP中SiO2/CeO2混合磨料对SiO2介质层CMP性能的影响

为了在浅沟槽隔离(STI)化学机械平坦化(CMP)过程中提高对SiO₂介质层去除速率的同时保持晶圆表面一致性,研究了SiO₂/CeO₂混合磨料的协同作用以及对SiO₂介质层去除速率及一致性的影响。结果显示,相比于单一磨料,采用混合磨料能够兼顾介质去除速率和一致性。采用质量分数10%SiO₂(粒径为80 nm)与质量分数0.7%CeO₂磨料混合抛光后,对介质层的去除速率达到347 nm/min,片内非均匀性(WIWNU)为9.38%。通过场发射扫描电子显微镜(FESEM)观察颗粒状态发现,晶圆表面吸附大量的SiO₂颗粒会阻碍CeO₂磨料与晶圆表面接触,从而降低对晶圆中心的去除速率,使化学作用更均匀。通过将小粒径SiO₂磨料(40 nm)与CeO₂磨料混合,使介质层去除速率进一步提升至374 nm/min, WIWNU降低到8.83%,用原子力显微镜(AFM)表征抛光后晶圆...     

偏压应力下SiC/SiO2界面间隙碳缺陷的结构和电学性质演变

SiC栅氧近界面碳缺陷是SiC MOSFET器件在偏压应力下可靠性劣化的主要根源。间隙碳缺陷Si2-C=O(Ci1)和O-C=C-O(Ci2)被认为是构成SiC/SiO₂界面缺陷能级的重要源头之一。基于第一性原理密度泛函理论,研究了不同外部电场对SiC/SiO₂界面处间隙碳缺陷的结构和电学性质的影响。结构键长键角计算结果表明,电场对缺陷Ci1和Ci2的结构影响较小,但施加电场后两种缺陷的形成能均减小,说明偏压应力更有助于这两种缺陷的形成。电荷态密度计算结果表明,不同大小和方向的偏压应力(电场)会改变Ci1和Ci2的缺陷能级位置。上述作用诠释了界面缺陷产生偏压应力不稳定问题的物理机制。     

高可靠抗辐射CMOS复合栅工艺

针对CMOS器件栅氧化层的早期失效问题,研究了化学气相沉积(CVD)氧化层/热氧化层的双层复合栅结构。对高温氧化(HTO)层、等离子体增强正硅酸乙酯(PETEOS)和低压正硅酸乙酯(LPTEOS)三种CVD氧化层进行了对比,从中优选HTO层作为复合栅的CVD氧化层,制备了一款专用集成电路(ASIC),并使用⁶⁰Co源γ射线对其进行3×10³ Gy(Si)总剂量辐照试验。结果表明,HTO/SiO₂复合栅能够满足电路的阈值电压、功耗、延时等参数要求,并具有较好的抗总剂量辐射性能。由于SiO₂层和HTO层中缺陷线的错位排列,避免了复合栅从HTO上表面到SiO₂下表面的漏电通路,明显减少了电路与栅氧化层相关的早期失效。HTO/SiO₂复合栅结构对于小尺寸(亚微米)CMOS和特种工艺器件的栅氧化层可靠性和抗辐射性能的提升具有一定的借鉴价值。     

不同表面活性剂对浅沟槽隔离CMP中SiO2与Si3N4速率选择性的影响

针对浅沟槽隔离(STI)化学机械抛光(CMP)过程中SiO₂与Si₃N₄去除速率选择比难以实现的问题，研究了阳离子表面活性剂十六烷基三甲基溴化铵(CTAB)、阴离子表面活性剂直链烷基苯磺酸(LABSA)以及非离子表面活性剂脂肪醇聚氧乙烯醚(AEO7)对SiO₂与Si₃N₄去除速率以及速率选择比的影响。结果表明，CTAB对于SiO₂去除速率的抑制作用过强，导致速率选择比很低；与CTAB相比，LABSA对SiO₂去除速率的抑制作用减弱，但同时对Si₃N₄去除速率的抑制作用也变小，导致速率选择比无法满足工业生产的30∶1的要求；AEO7对SiO₂去除速率的影响较小，且对Si₃N₄去除速率的抑制作用强于LABSA。当引入质量分数为0.05%的AEO7时，SiO₂的去除速率由318.6 nm/...     

SiC热氧化SiO2的红外光谱研究

SiC热氧化时由于C元素的存在及其诱生的空位型缺陷,影响SiO2层的质量、SiO2/SiC界面及SiC MOS器件的击穿特性.采用红外光谱技术研究了6H-SiC上热氧化生长的SiO2层,分析和讨论了SiO2氧化层及界面态的红外反射特征峰,对偏振入射光与SiO2振动模的相互作用进行了分析.对C元素的红外光谱学表征进行了初步研究,从而为工艺中对SiO2层中C元素的实时检测和进一步改善SiC MOS器件电学特性的研究打下基础.     

聚甲基丙烯酸对STI CMP中SiO2和Si3N4去除速率选择比的影响

在浅沟槽隔离(STI)化学机械抛光(CMP)中,需要保证极低的Si₃N₄去除速率,以及相对较高的SiO₂去除速率,并且要达到SiO₂与Si₃N₄的去除速率选择比大于30的要求。在CeO₂磨料质量分数为0.25%,抛光液pH=4的前提下,研究了聚甲基丙烯酸(PMAA)对SiO₂与Si₃N₄去除速率以及二者去除速率选择比的影响,分析了PMAA在影响SiO₂与Si₃N₄去除速率过程中的作用机理。结果表明,PMAA的加入可以降低SiO₂与Si₃N₄的去除速率,当PMAA的质量分数为120×10^-6时,SiO₂和Si₃N₄的去除速率分别为185.4 nm/min和...     

Ti/Si和Ti/O/Si界面相互作用的研究

本文利用XPS、UPS和AES等分析技术,对不同清洁处理的Ti/Si(111)界面进行了研究.在超高真空(～4 × 10~(-10)mbar)中,高纯Ti(99.99％)淀积在Si(111)表面上.Ti/S界面产生相互作用.Ti2p和Si2p芯能级产生化学位移,利用电子组态变化的观点解释了所观测到的化学位移.具有氧玷污的Ti 蒸发源,淀积在Si(111)表面上,没有观察到界面相互作用.如果在Si(111)表面存在极薄的氧化层,则在界面处首先形成 Ti的氧化物.文中讨论了氧玷污对界面互作用的影响.     

n型4H-SiCMOS电容的特性

在n型4H-SiC外延层上，采用H2, O2合成的办法，热生长30nm的SiO2层，并制备出Al栅MOS电容，完成了C-V特性的测试和分析工作，根据测试结果得出了SiO2与4H-SiC外延层的界面特性，并计算出n型4H-SiC外延层的掺杂浓度. 结果表明H2, O2合成热生长的SiO2与4H-SiC外延层之间具有较好的界面特性，界面态密度较小. n型4H-SiC外延层的掺杂均匀，浓度为1.84e17cm-3.     

6H-SiC热氧化层高温漏电及红外光谱表征研究

对6H-SiC衬底上热氧化生长的SiO2层进行了不同温度退火后的高温漏电流研究.根据SiO2层红外反射特征光谱的变化,研究了SiO2结构变化对高温Ⅰ-Ⅴ特性影响的机理.研究认为,可以通过低温高温两步退火工艺改善6H-SiC衬底上热氧化生长SiO2层的质量.     

Cu/Ta/SiO2/Si薄膜在纳米压痕下的分层现象研究

采用磁控溅射技术在热氧化单晶硅衬底上先后淀积了厚度分别为50nm的Ta膜和400 nm的Cu膜.使用纳米压入仪在样品表面进行压入测试,在薄膜表面制造出残留压痕.使用扫描电镜(SEM)、聚焦离子束(FIB)、透射电镜(TEM)和X射线能谱仪(EDX)对残留压痕形貌、剖面上的分层现象进行观察,确定分层所在的位置.发现在69 mN的最大载荷作用后,在TA/SiO2界面处发生分层.分层的原因主要归结为在应力作用下,多层膜中各种材料的应变、弹性恢复能力不同.     

基于磷钝化栅介质的1.2kV 4H-SiC DMOSFET

本文对比了NO退火和磷掺杂两种栅钝化工艺,其中磷钝化采用了平面扩散源进行掺杂,通过C-V特性进行了4H-SiC/SiO₂界面特性评价,使用Terman法分析计算获得距导带底0.2-0.4eV范围内界面态密度.结果表明引入磷比氮能更有效降低界面态密度,提高沟道载流子迁移率.其次,对比了两种栅钝化工艺制备的4H-SiC DMOSFET器件性能,实验表明采用磷钝化工艺处理的器件性能更优.最后,基于磷掺杂钝化工艺首次制备出击穿电压为1200V、导通电阻为20mΩ、漏源电流为75 A、阈值电压为2.4V的4H-SiC DMOSFET.     

SiO_2/SiC界面的Wet-ROA改性机理研究

高温热氧化法在4H-SiC(0001)晶面上生成SiO2氧化膜,采用湿氧二次氧化(wet-ROA)工艺对样品进行处理,通过测量SiCMOS结构界面电学特性,发现wet-ROA工艺有助于降低界面态密度,改善SiO2/SiC界面电学特性。采用变角X射线光电子能谱(ADXPS)技术对SiO2/SiC界面过渡区进行分析,通过过渡区厚度计算和过渡区成分含量比较,发现湿氧二次氧化工艺可减小过渡区氧化膜厚度,降低过渡区成分含量,进而揭示了降低SiO2/SiC界面态密度,改善界面电学特性的微观机理。