自稳零运算放大器TC 901

<正> TC900系列是无需外接电容器的单片CMOS自稳零运算放大器,TC901是该系列中的一种新产品。与其它自稳零运算放大器相比,TC901允许使用更高的工作电压(双电源时为±15V,单电源时为32V),而且降低了静态电流(典型值为450μA)及噪声(在10Hz带宽时典型值为5μV_(p-p))。另外,它的失调电压小(典型值为7μV),从饱和状态快速恢复无需使用外部箝位电路。由于不需外接电容器,使电路增加了可靠性并降低了成本。 TC901是一种8脚器件,有两种封装形式,即塑料     

一种伪随机开关动作的自稳零运算放大器

设计实现了一种低失调、高增益的轨到轨运算放大器(运放),整体电路主要包含带隙基准、环形振荡器、伪随机信号发生器、主运放以及调零辅助运放。采用时间交织结构的自稳零技术降低了运放的输入失调电压,通过主运放与辅助运放增益相叠加的方式获得高增益。为了改善自稳零运放开关动作所引起的互调失真现象,设计了一种伪随机信号发生器,用于控制自稳零运放的开关动作,以一种非固定周期的伪随机时序信号代替传统的周期性时序信号,避免了由MOS开关管周期性动作引入的二次谐波甚至多次谐波,改善了运放的调零效果,消除了输出信号中的互调失真。基于0.5 μm CMOS工艺完成了整体电路的设计与流片,电路仿真与芯片实测数据均达到较好效果。在电源电压5 V,环境温度25 ℃条件下,实测输入失调电压为0.6 μV,输入偏置电流小于10 pA,开环增益为140.8 dB,共模抑制比为138.4 dB,电源抑制比为142.9 dB,该电路可用于高精度信号采集和调理。     

基于GSMC0.13μm工艺的低失调运算放大器设计

针对斩波调制导致的输出纹波和带宽受限的问题,采用复合路径结构,将运放分为高频低增益的主路径和低频高增益的辅助路径,主路径决定带宽,辅助路径决定失调,斩波调制位于辅助路径,解除了带宽限制;将Ping-pong自动调零与斩波调制相结合,减小了运放的失调和斩波调制导致的纹波;采用复合路径混合嵌套米勒补偿的方法来进行频率补偿,...     

ICL7650斩波稳零运算放大器的原理及应用

介绍了Intersil公司生产的斩波稳零式高精度运算放大器ICL7650的结构及性能 ,分析了动态校零的基本工作原理 ,给出了ICL7650在地震前兆信号采集系统中的应用实例     

0.6μm CMOS工艺全差分运算放大器的设计

介绍了一种全差分的套筒式折叠共源共栅运算放大器的设计结构,并采用HSPICE软件对电路设计进行了仿真。仿真结果表明,此运放的开环直流增益为80dB,相位裕度为80°,单位增益带宽为74MHz,具有较高的增益,而且功耗小于2mW。     

基于1 μ m 600 V BCD工艺的高压栅驱动电路

基于低压BCD工艺,与华润上华合作开发了1μm 600 V BCD工艺平台,可以集成600V高压LDMOS和高压结终端.基于此工艺平台,设计了一种高压半桥栅驱动电路.该电路具有独立的低端和高端输入通道,内置长达1 μs的死区时间,防止高低端同时导通.采用双脉冲电平位移结构完成15～615V的电平位移,同时集成过流和欠压等保护功能.高端采用新型的电平位移结构,版图面积减小12％.测试结果表明,高端浮置电平可以加到750V,高低端输出上升时间为50 ns,延迟匹配为150 ns,输出峰值电流大于2A,电路响应快,可靠性高.     

一种0.6μm SOI抗辐照运算放大器的版图设计

根据电路设计要求,对有特殊要求的器件,合理运用相关版图设计技术.针对器件的不同辐照效应,采用相应的抗辐射版图设计措施.流片测试结果显示,运算放大器的增益和输入失调电压等均达到设计要求.电路具有抗单粒子闩锁能力,抗总剂量大于3 kGy(Si).实现了一种抗辐照高性能运算放大器的版图设计.     

基于0.25μm CMOS工艺的1.8V Rail-to-Rail运算放大器

采用TSMC0．25μm CMOS工艺，设计实现了一种低功耗、高增益带有恒跨导输入级的Rail—to—Rail运算放大器。基于BSIM3V3 Spice模型，采用Hspice对整个电路进行仿真，在1．8V的单电源电压工作条件下，直流开环增益达到108．6dB，相位裕度为57．2度，单位增益带宽为5MHz，功耗为0．23mW。     

一种高精度低噪声运算放大器设计北大核心

设计并实现了一种高精度低噪声运算放大器。提出了一种基极电流消除技术，补偿了输入对管基极电流，有效地降低了运算放大器的输入偏置电流，从而能够通过提高输入对管的集电极电流来减小输入噪声电压，实现了较低的运算放大器总等效输入噪声。同时，采用集电极-发射极电压补偿电路，消除了厄利效应的影响，提高了电路精度。电路采用36 V互补双极工艺流片，测试结果表明，芯片的失调电压为6.94μV,在1 kHz下的电压噪声密度为■,电流噪声密度为■。     

一种转换速率为2000V/μs的超高速运算放大器

介绍了一种超高速运算放大器,其转换速率为2000 V/μs、建立时间为25ns(精确到0.1% )。重点叙述了其电路结构、工作原理以及PN结隔离互补双极工艺(CBiP)技术。采用CBiP技术实现了纵向NPN、纵向PNP晶体管的兼容。并用Ca-dence SPICE对该电路进行了模拟分析,模拟结果显示SR2500 V/μs。对研制的样品进行了测试分析,其SR2000 V/μs,达到了电路的设计要求     

一种LDMOS高压运算放大器的设计与实现

使用专门设计的LDMOS高压器件,实现了一个具有高压驱动能力(±150 V)和大增益(>80 dB)的CMOS运算放大器。模拟结果显示,N沟道和P沟道LDMOS晶体管的最大击穿电压都超过了320 V,高压隔离超过300 V,从而可以确保其高压放大功能。该运算放大器适用于数字通信,如程控交换机中的高压驱动电路的单片集成。     

折叠式共源共栅运算放大器的0.6μm CMOS设计

折叠式共源共栅结构的运算放大器不仅能提高增益、增加电源电压噪声抑制能力,而且在输出端允许自补偿.基于0.6μm CMOS工艺,验证了一种折叠共源共栅的运算放大器的参数指标.理论计算和实际分析相结合,仿真结果达到设计指标要求.     

一种基于BiFET工艺的高输入阻抗运算放大器

针对CMOS运算放大器存在的输入失调电压高、噪声性能差等问题,提出了一种基于双极结型场效应晶体管(BiFET)工艺的高输入阻抗运算放大器。采用P沟道JFET差分对作为输入级,实现了pA量级的极低输入偏置电流/失调电流和nV/Hz量级的极低输入噪声电压谱密度。采用双极晶体管构成的共集-共射增益级和互补推挽输出级,实现了100 dB的开环增益、10 V/μs的输出电压转换速率和10 MHz的带宽。该运算放大器适用于对微弱模拟信号的采集和放大。     

MCP6V01/2/3：自动调零运算放大器

Microchip推出MCP6V01／2／3（MCP6VOx）自动调零运算放大器。这款低功耗运算放大器配备独特的自校正架构,可实现超高精度,输入偏移电压仅为2pV。此外,新器件还具有高共模抑制、轨对轨输入／输出及低静态电流等特点,适用于工业及医疗等市场上以电池供电的便携式设备。     

Microchip推出MCP6V0X低功耗自动调零运算放大器

美国微芯科技公司（Microchip）近日宣布推出MCP6V01／2／3（MCP6V0X）自动调零运算放大器（opamp）。这款低功耗运算放大器配备独特的自校正架构,可实现超高精度,输入偏移电压仅为2微伏（μV）。此外,新器件还具有高共模抑制、轨对轨输入／输出及低静态电流等特点,适用于工业及医疗等市场上以电池供电的便携式设备。     

一种低失调高压大电流集成运算放大器

基于结型场效应晶体管(JFET)和双极型晶体管(BJT)兼容工艺,设计了一种低失调高压大电流集成运算放大器。电路输入级采用p沟道JFET (p-JFET)差分对共源共栅结构;中间级以BJT作为放大管,采用复合有源负载结构;输出级采用复合npn达林顿管阵列,与常规推挽输出结构相比,在输出相同电流的情况下,节省了大量芯片面积。基于Cadence Spectre软件对该运算放大器电路进行了仿真分析和优化设计,在±35 V电源供电下,最小负载电阻为6Ω时的电压增益为95 dB,输入失调电压为0.224 5 mV,输入偏置电流为31.34 pA,输入失调电流为3.3 pA,单位增益带宽为9.6 MHz,具有输出9 A峰值大电流能力。     

一种基于PJFET输入的高压摆率集成运算放大器

基于双极型集成工艺设计并制作了一种高压摆率、低输入偏置电流、低输入失调电流的运算放大器。输入级采用p沟道结型场效应晶体管(PJFET)共源结构,有利于减小输入偏置电流,提高信号接收的灵敏度,实现高输入阻抗、低偏置电流、低输入失调电流和高压摆率。增益级采用常规的共射放大电路结构。输出级采用互补推挽输出结构,提升了驱动负载的能力,并克服交越失真。测试结果表明：在电源电压±15 V、25℃环境温度下,开环电压增益为114.49 dB,正压摆率为12.33 V/μs,负压摆率为-9.76 V/μs,输入偏置电流为42.52 pA,输入失调电流为4.23 pA,输出电压摆幅为-13.56～14.16 V,共模抑制比为105.56 dB,电源抑制比为107.91 dB。     

基于0．5μmCMOS工艺的一款新型BiCMOS集成运算放大器设计

为了提高运算放大器的驱动能力,依据现有CMOS集成电路生产线,介绍一款新型BiCMOS集成运算放大电路设计,探讨BiCMOS工艺的特点。在s_Edit中进行“BiCMOS运放设计”电路设计,并对其电路各个器件参数进行调整,包括M0s器件的宽长比和电客电阻的值。完成电路设计后,在Tspice中进行电路的瞬态仿真,插入CMOS,PNP和NPN的工艺库,对电路所需的电源电压和输入信号幅度和频率进行设定调整,最终在W—Edit输出波形图。在MCNC0．5μm工艺平台上完成由MOs、双极型晶体管和电容构成的运算放大器版图设计。根据设计的版图,设计出BiCMOS相应的工艺流程,并提取各光刻工艺的掩模版。     

0.18μm数字CMOS工艺下的高增益运算放大器设计

基于SMIC 0.18μm数字CMOS工艺,设计了一种基于增益增强技术的折叠式共源共栅运算放大器,并采用衬底校准技术增大了运放的输入摆幅,可用于13位30MHz采样频率的流水线模数转换器,分析了受流水线性能限制的运放性能.仿真结果表明运放在1V的输入摆幅下开环增益大于100dB,8.5pF负载电容下单位增益带宽为322MHz,功耗仅为1.9mW.