三通道高速数据采集与脉冲压缩系统的实现

介绍了一种三通道高速数据采集与脉冲压缩系统的研究与实现。系统使用AD13465实现14位32MSPS数据采集，使用FPGA实现1024点和256点可变点数脉冲压缩。脉压模块采用双蝶形运算单元并行处理，其中的基4蝶形运算单元可同时完成FFT、复乘和IFFT运算，使硬件的规模减少到正常情况下的1／3。系统采用块浮点算法以提高动态范围。脉压结果使用32位IEEE754／854浮点格式输出。整个芯片完成1024点和256点脉压时间最快分别为57．70μs和12．65μs。     

超高速雷达数字信号处理技术

综述了超高速雷达数字信号处理技术的应用背景,研究内容,关键技术及解决方法,采用超高速数字信号处理技术实现了超高速数据采集,高速数字脉冲压缩,超高速雷达回波模拟等系统。     

基于CSD方法滤波器的FPGA优化设计

在高速信号处理中，特别是在大时宽带宽积条件下，高速雷达信号的数字正交采样和脉冲压缩包含大量的乘加运算，运算量非常大，使用DSP芯片实现需多片处理完成，使系统的工作延迟大、成本高、功耗大、调试困难。文中采用CSD（Canonic Signed—Digital）算法的思想，实现数字正交采样和脉冲压缩滤波器算法优化，可显著降低运算量，使用可编程逻辑器件迅速快捷完成系统的硬件设计，并用Ahera公司的FPGA芯片进行了验证，最后给出了结果比较和分析。     

基于FPGA的脉冲压缩仿真与实现

为解决雷达探测能力与距离分辨力之间的问题,在线性调频信号脉冲压缩的原理的基础上,利用MATLAB软件对数字脉冲压缩算法进行仿真,给出一种基于FPGA分布式算法的时域脉冲压缩实现结构,利用图形编辑和VHDL硬件描述语言混合编程,完成脉冲压缩处理各模块设计以及波形仿真。利用基于分布式算法大大减少数字脉冲压缩的运算量,提高脉冲压缩的效率。     

一种数字脉冲压缩系统

本文叙述一种线性调频信号数字脉冲压缩系统,其线性调频信号的产生和压缩均采用数字方法实现。与模拟方式实现的脉冲压缩系统相比,具有波形捷变等许多优点。文中还给出了两种线性调频信号的试验结果。     

基于FPGA的脉冲压缩仿真与实现

为解决雷达探测能力与距离分辨力之问的问题,在线性调频信号脉冲压缩的原理的基础上,利用MATLAB软件对数字脉冲压缩算法进行仿真,给出一种基于FPGA分布式算法的时域脉冲压缩实现结构,利用图形编辑和VHDL硬件描述语言混合编程,完成脉冲压缩处理各模块设计以及波形仿真.利用基于分布式算法大大减少数字脉冲压缩的运算量,提高脉冲压缩的效率.     

基于ARM和DS18B20的温度监测系统

基于ARM和DS18B20的温度监测系统使用SAMSUNG公司的32位ARM微控制器S3C2440作为数据采集单元,数字温度传感器DS18B20作为温度检测元件。给出了系统的总体设计方案、硬件设计及软件框图。对测得的数据采用防脉冲干扰平均滤波法进行数字滤波。同时,通过串行总线完成了采集系统与上位计算机的连接,实现了采集系统的网络化监测功能。     

线性调频信号基于FPGAIP核的脉冲压缩设计

为实现线性调频信号的数字脉冲压缩,设计一个FPGA硬件平台,并着重提出一种基于FPGAIP核的脉冲压缩设计方法。针对脉冲压缩进行了理论分析和Matlab仿真,设计完成后对系统软、硬件进行了全面测试,并根据实测数据对脉冲压缩结果进行了分析。结果表明,该系统可实现1024点的脉冲压缩功能,主副瓣比、主瓣宽度等指标与理论仿真结果一致。该方法的参数设置灵活,可以简化软件设计,缩短研发周期。     

200MSPS数字脉冲压缩模块设计与实现

介绍了基于Xilinx公司FPGA（现场可编程门阵列）实现高速实时数字脉冲压缩处理的设计方法。本数字脉冲压缩模块由3片FPGA级联,分别完成脉冲压缩运算中的FFT（快速傅里叶变换）、复数乘窗和IFFT（快速傅里叶反变换）功能。在Xilinx器件上实现了数字脉冲压缩算法。通过与MATLAB仿真结果比较,该数字脉冲压缩模块很好地实现了32k点的块浮点数字脉冲压缩功能,吞吐率达到200MSPS（百万次采样每秒）。     

基于FPGA的雷达信号处理板设计与实现

基于CPCI总线,使用FPGA实现了雷达信号处理板的设计与实现。实现数字下变频,大时宽带宽积数字脉冲压缩以及FFT等通用雷达信号处理功能。最后给出了数字下变频和大时宽带宽积数字脉冲压缩在某雷达系统中的测试结果,测试结果满足系统要求。     

基于TMS320C6201的并行高速实时数字脉冲压缩系统研究

线性调频脉冲是最经典的大时宽-带宽积信号形式,但是这种信号的数字处理需要极大的处理量.本文研制了一个基于TMS320C6201的高速实时数字脉冲压缩系统,具有1600MIPS处理能力.针对TMS320C6201的特点,提出了在VLIW体系结构下,提高FFT并行运算效率的方法,从而使系统完成512点数字脉冲压缩的时间仅为124us,基本达到TMS320C6201的性能极限.针对系统定点运算的问题,提出了定点FFT的改进算法,可以兼顾运算速度和精度的要求;对所提出的定点算法的误差进行了理论分析,并在实际的系统中验证了理论分析的结果.研究并解决了系统实现中高速电路等关键技术问题.目前,该系统已成功应用于某雷达系统中,长期工作稳定可靠.     

基于ADSP-21160的雷达脉冲压缩并行处理机的设计

本文采用以多片通用DSP芯片ADSP-21160为核心建立并行处理机平台,通过多片并行FFT和IFFT运算,高效实现了频域数字脉冲压缩处理。在并行算法研究的基础上,设计并优化了一个高并行效率的雷达信号数字脉冲压缩系统,得出了相应的实验结果。     

基于ADSP-TS202的高性能字脉冲压缩实现

研究采用通用数字信号处理器（DSP）实现高速、高精度的数字脉冲压缩系统。该系统以ADI公司的高性能通用DSP芯片ADSP-TS202为核心,通过FFT和IFFT快速算法,高效地实现了线形调频信号（chirp）频域数字脉冲压缩处理。同时,给出了系统的硬件设计框图、软件流程图以及试验测试结果。实践表明,本设计具有外围电路简单、系统软件设计灵活等优点。     

用高速ADSP-TSxxx实现LFM信号的实时脉冲压缩

论述了雷达脉冲压缩技术的原理以及采用数字信号处理芯片ADSP-TSxxx实现雷达脉冲压缩的方法.介绍了用可编程逻辑器件完成数字信号的正交变换,用ADSP-TSxxx浮点数字处理器实现高性能、高精度的数字压缩、用频域快速卷积法实现脉冲压缩,并讨论了算法FFT点数的选择问题.给出了相应的硬件框图、软件流程、算法实现及优化.实践表明,该方法具有快速稳定、结构简单、性能价格比较高等特点.     

火炮定位雷达数字信号处理机设计综述

分析了火炮定位雷达数字信号处理系统的特点及其设计方法 ,介绍了该信号处理机使用的大量先进技术 ,包括波束内AGC、数字脉压、MTI、FFT、两维CFAR处理、三维动态杂波图、脉冲干扰抑制、目标检测器、BITE等 ,并给出了相应的数学公式和仿真结果     

TMS320C54x在VSR数据采集与处理系统中的应用

振动时效(VSR)技术因其低耗能、省时、效果明显等特点,在国内外的研究进展与应用领域逐渐扩大。振动时效的核心装置是数据采集处理模块,只有精确数据获取、分析与计算才能保证系统的精度和可靠性。基于TMS320C54x与AD1674设计了数据采集与处理系统,分析了采集数据在时域及频域的特性。连续时间信号的时域分析借助于冲激响应和叠加原理求系统的零状态响应;而频域分析基于快速傅里叶变换,系统由TMS320C54x芯片完成数字滤波与快速傅里叶变换等数据处理工作,具有高速、高性能等优点。     

微电子技术在雷达信号处理中的应用

本文结合微电子技术在雷达信号处理应用中的发展方向，将应用较广泛的数字信号处理分系统，按通用化、系列化、模块化的原则，分为若干模块。对数据采集、数字脉冲压缩、数字滤波、恒虚警模块分别提出了一些技术要求；对雷达信号处理中常用的电源也给出了技术指标。     

基于FPGA的大时宽带宽积频域脉压设计

主要介绍基于Altera公司FPGA器件的高速实时FFT运算单元实现及频率域脉冲压缩处理的设计方法。在分析基8、按频率抽取FFT算法的基础上,采用多级同步流水线结构,利用现场可编程门阵列(FPGA)完成最大4 096点块浮点FFT。整个设计划分成多个功能模块,采用VHDL描述语言,并在Stratix器件上实现。结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的。