基于ALTPLL的水声测量用相位计设计

以ALTERA公司的FPGA为核心,设计了一种水声测量用高精度的相位计。相位差的测量基于过零鉴相法,即利用过零比较器将2路同频正弦信号整成脉冲信号,然后通过测量两路脉冲信号的周期和上升沿之间的时间差来测量相位差。本文特色在于2路脉冲信号上升沿之间的时间差测量利用了ALTERA公司FPGA中集成的锁相环模块ALTPLL,该模块可以输出多路具有固定相位偏移的系统时钟信号,时间差测量时实际使用的时基信号为其中上升沿最接近待测信号上升沿和下降沿的2路系统时钟信号,从而降低了计数法测量时间间隔的±1误差。实验结果表明利用该方法可以将水声测量领域的相位差测量不确定度降低到0.1度。     

xDSL测试仪中的单端频响测试设计研究

本文介绍了xDSL测试仪中的单端频响测试设计方法和技术。单端频响测试是基于时域反射原理的一种测试技术,先进行自动TDR测量,测出电缆反射波的位置,然后通过扫频测量的方法分别进行发射波和反射波的测量。通过采用数字跟踪滤波和DSP处理技术,解决了扫频测量中瞬态信号的跟踪滤波,使仪器能够在畸变的、微弱的信号中提取出需要的测试信号,同时使仪器的测量时间大大缩短。     

基于小波变换的导线绝缘故障定位方法

基于时域反射法(TDR)建立了航空导线绝缘故障的数学模型,仿真研究了不同上升时间的阶跃波在有损耗故障导线中传播的规律,结果表明陡峭上升沿的入射波有利于发现小范围的绝缘故障,同时高频信号的传播损耗使得反射波形变得平滑,给故障处尖峰起始点的定位带来误差。搭建了TDR试验平台,检测小尺寸的导线绝缘故障,对接收到的信号运用小波软阈值去噪法消除噪声,再进行连续小波变换确定故障处尖峰的起始点。实验结果表明,小波方法有助于发现较小的故障,并提高故障定位的精度。能检测到的绝缘故障最小长度为5cm,定位误差小于2%。     

混合信号集成电路衬底噪声的一种连续时间直接测试方法

建立了混合信号集成电路中衬底噪声对模拟电路影响的一种通用模型，在此基础上，提出了衬底噪声测试的一种新的连续时间直接测试方法。该方法采用差分放大器作为衬底噪声探测器，能测试频率高达1GHz的衬底噪声。     

安捷伦宣布推出高速串行互连测量与分析同一平台综合解决方案

安捷伦科技公司（NYSE：A）宣布推出适用于Agilent E5071 CENA网络分析仪的时域反射（TDR）应用软件选件。E5071C与TDR应用软件相结合,能够提供适用于高速串行互连分析的最佳综合解决方案。包括TDR选件的E507IC具有三大创新特性：简单、直观的操作;快速、精确的测量;更低的拥有成本。这款综合解决方案专为从事信号完整性测试的工程师而设计,用于在研发、质量保证和制造过程中进行高效的设计和验证。     

采用重复脉冲法诊断发电机转子绕组匝间短路故障

重复脉冲法(repetitive surge oscilloscope,RSO)是用于诊断发电机转子绕组匝间短路的试验技术。为此,介绍了重复脉冲法的基本原理,讨论了脉冲信号在电机转子绕组内的传播过程。依据传播特性,建立了反映该传播过程的分布参数电路模型并采用时域有限差分法求解得出绕组内部的暂态波形曲线,分析了该算法的稳定性。然后基于该模型讨论了注入信号的上升沿时间和转子绕组的故障特征对匝间短路故障诊断精度的影响。研究结果表明:重复脉冲法适于对转子绕组进行跟踪分析,其诊断结果的影响因素主要包括匝间短路故障位置和注入信号的上升沿时间,可通过缩短注入信号的上升沿时间来提高诊断精度。     

测试需求和资源的标准化描述模型

为了实现柔性测试系统的快速组建和按需生成,结合面向信号思想,给出了一种UUT(unit under test)测试需求和测试资源的标准化描述模型,使得测试任务的资源需求和测试资源的测试能力的直接比对成为可能,从而为能够根据测试需求方案匹配相应的测试资源集合,柔性组建自动测试系统打下了基础。在此基础上,给出了柔性测试系统资源匹配的多色二分图模型,证明了标准化描述模型的有效性。     

梯次利用锂离子电池欧姆内阻测试方法研究

研究了欧姆内阻的三种测试原理和方法。在深入分析混合脉冲功率特性(HPPC)欧姆内阻测试方法的基础上,提出了梯次利用锂离子电池欧姆内阻测试的最佳采样点(放电下降沿,充电上升沿)和采样时间;建立了电化学阻抗模型,对不同直流偏置下的交流阻抗图谱进行了参数辨识,验证了欧姆内阻和直流偏置电流的不相关性,为电流转换法中100ms采样时间下测试欧姆内阻提供了理论依据;研究了基于电流转化法的欧姆内阻测试新方法,该方法在100 ms采样时间下,有效地减小了测试设备和数据采集响应误差的影响,并适当地减小了极化对欧姆内阻的影响,提高了欧姆内阻测试的准确性。     

基于TEAMS的短波综合通信系统多信号建模与分析

针对某型舰载短波综合通信系统（HFICS）原有技术保障能力不足的问题,提出了采用基于多信号模型的测试性设计解决方案.在深入研究多信号模型理论的基础上,结合HFICS实际情况,依托TEAMS软件平台,对HFICS进行了多信号建模和测试性分析.以该装备宽带发信分系统为例,通过测试诊断需求分析建立了系统组成描述表、诊断功能分解描述表、功能测试属性描述表,并根据测试性分析结果逐步完善了系统的多信号模型.结果表明,基于多信号模型的测试性设计方案提高了该型装备的测试性水平,同时对其他复杂电子装备的测试性设计具有一定的指导作用.     

基于FPGA的精密时间测量系统设计

设计了一种在FPGA中基于时间内插技术而实现的高精度时间测量系统。在分析传统数字计数法原理与误差的基础上,从误差源头出发,为精确测量“细”时间即传统数字计数法中待测信号上升沿与下一个计数时钟上升沿的时间差,提出用4个同频、相位依次相差45°的内插时钟测量,通过待测信号上升沿锁存4个内插时钟状态来估算这部分时间差。“粗”时间用高速时钟直接计数,可以保证有大的测量量程,详细分析了该方法测量原理误差。通过实验验证表明,精度高达312.5 ps,误差小于300 ps,该设计具有测量范围大、测量精度高、占用资源少、体积小等优点。     

基于信号重构和系统辨识的上升时间测量

上升时间是脉冲信号和示波器的一项重要指标。上升时间的测量不仅要考虑脉冲信号与示波器的带宽,还要考虑脉冲信号特性与示波器特性的影响。因此,本文提出一种用信号重构和系统辨识实现上升时间测量的方法,较为详细地研究了信号、系统的带宽、特性与上升时间的关系,进行了误差分析和仿真验证,得出了有参考价值的结论。     

温升试验数据处理的严密方法

运用差分法和最小二乘法原理，提出了一种处理温升试验数据的新方法，只要利用二次观测值，不仅能预估最终稳定温升，而且能预测温升试验的时间响应，尤其适应于微机控制的温升试验数据处理．     

An occurrence mechanism and method for improving the output waveform distortion of CMOS logic ICs

Waveform distortion at a signal edge generally falls into two categories: hysteresis type and non-hysteresis type. Non-hysteresis type distortion has a flat portion in the signal transition, but it will not give any serious problem except for timing oriented circuits. Hysteresis type distortion which makes a round trip between two threshold levels will affect logic judgment. Incorrect information will be transmitted if the signal is seriously distorted. It is important to understand the relationship between spectrum modification and waveform distortion. In this paper, an occurrence mechanism for the output waveform distortion of CMOS logic ICs is analyzed and an improved method for dealing with these distortions is proposed. Waveform distortion occurs when series resonance circuits are composed on the load side of the driving device. The relationship between the rise time per period [%] and the limit frequency at which waveform distortion begins to appear will be made clear. There are two methods to improve waveform distortion. One is to change the spectrum distribution of a rectangular wave by modifying the rise time. The other is to change the resonance frequency by modifying such parasitic elements as inductance (pattern length) and capacitance (number of ICs). © 1998 Scripta Technica. Electr Eng Jpn, 123(3): 11–18, 1998     

一种亚纳秒高压脉冲源的研制

本文对一种以亚纳秒高压脉冲放电管为主要元件的脉冲产生电路进行了计算和试验研究,给出了电路的结构参数及选取原则.实验表明所研制的高压脉冲发生电路可产生上升时间小于500ps,幅值不低于4kV的亚纳秒高压脉冲信号,并且具有放电稳定、重复性好、频谱范围广的特点,可作为研究GIS和电力变压器中局部放电信号超高频特性用的信号源.     

静电放电近区辐射电场的时域测试与实验分析

为研究静电放电近区辐射电场的时域测试技术及其时频域特征,利用2种不同的测试方法分别对接触式和空气式静电放电(ESD)产生的近区辐射电场进行了测试,并对实测结果进行了对比分析。结果表明,具有微分特性的测试系统对ESD辐射电场信号中的低频分量衰减严重,使得其实测波形中的频谱能量主要分布在较高频段,在时域上表现为单个或一系列尖脉冲形式,且其幅值与被测辐射场的幅值及其前沿上升/下降时间均有关,由此得到的分析结果无法真实反映被测辐射场的时频域特征;而自行研制的光纤传输式瞬态电场测试系统对ESD辐射电场中的大部分频率分量均具有自积分特性,利用该测试方法实测得到的ESD辐射电场时域波形能直接反映其时、频域特征,更适合用于ESD辐射电场的时域测试。     

数字电视测试信号

本文指出生成视频数字电视测试信号需逐个像素计算各分量信号值，为此建立了它们的数学模型，并用计算机予以实现。与传统方法相比，更加精确，便于应用、修改、增删、存储和交换。本文还提出和生成了测试数字电视或二维、三维信号处理电路性能的测试信号。     

信号反弹作用下的3D-SIC过硅通孔测试结构

三维堆叠集成电路(3D-SIC)主要采用过硅通孔(through silicon via,TSV)技术来实现电路在垂直方向上的互连,但TSV在制造过程或绑定后阶段都有可能出现失效,导致整个芯片无法正常工作。针对通过TSV绑定后的3D芯片,利用信号在导体中传输的不可逆性,在测试信号发送端施加两次不同测试激励,在其他层的测试信号接收端增加反弹模块,再利用触发器和多路选择器将两次反馈结果进行比较,实现针对TSV的测试。实验结果表明,180nm CMOS工艺下,与同类方法比较,提出的测试结构面积和测试平均功耗分别减少59.8%和18.4%,仅仅需要12个测试时钟周期。有效地证明了结构具有面积和时间开销较小,功耗较低的特性。     

静电放电试验中示波器的选择与使用

介绍了数字示波器测量带宽及采样速率方面的有关知识,分析了示波器对静电放电试验中上升时间测量的影响,提出了解决的具体措施,对其它领域快速非重复信号的测量有一定的指导意义。     

一种虚拟信号分析仪器的设计

本文介绍了基于ＶＸＩ总线基本硬件和图形化编程语言ＨＰＶＥＥ设计的一种虚拟信号分析仪器。文中详细阐述了该仪器的设计思路和设计方法,以及仪器的功能特点。该虚拟仪器件配置简单,汉化软面板界面友好,不仅实现了一台信号分析仪器的功能,而且还可以实现对信号的频率、周期、脉宽、上升和下降时间的测量。     

隔离型交流差动信号变换设备的设计

为满足国产某型飞机操纵系统传感器输出参数测量的需要,对LVDT/RVDT原理传感器输出进行实时监测,由于其阻抗较大导致后端设备负载效应大,同时要保证抽引测试设备不对原操纵系统造成安全隐患的问题,因此本文设计了一种隔离型差动交流信号变换设备。该设备可将LVDT/RVDT传感器输出的两路差分交流信号变换成直流量输出,与其实际物理量呈线性关系;同时抽引输出端采用高阻抗无源变压器隔离方式,保证不对原系统造成干扰,并满足较小的负载效应。经过仿真与试验验证,该设计简单可靠,具有一定可行性。