基于FPGA实现高速串行链路数据恢复的方法

为解决高速串行链路数据时钟异步时数据恢复问题.提出了基于FPGA的高速申行链路数据恢复方案,设计了本地时钟与锁相环输出时钟组成的混合时钟城,阐述了在不同相位高速申行数据采样原理与采样过程,分析了采样位2判决原理与数据有效判别方法,实现了高速申行链路数据的恢复;通过逻辑仿X与试验验证,在时钟速率与数据速率不同的情况下,该方法能够有效恢复申行数据,数据速率可达400Mb/s,在数据通讯领域有广泛应用前景.     

IMA系统发送端数据跟踪电路设计

反向多路复用（IMA）技术可以充分利用信道带宽及使用多条低速信道来传输中速数据。本文介绍一种应用在移位置数法（以比特为单位）IMA系统中的发送端的数据跟踪电路。移位置数法即使用移位置数芯片或算法,通过与数据信号同频的时钟将一个输入端的连续比特信号在几个时钟周期后同时加载到几个发送端上一齐发送,在接收端再进行逆转换恢复原信号。这种方法要求发送端时钟的准确和同步。本文使用超高速集成电路描述语言（VHDL）设计数据跟踪电路,在电路中高频时钟可变的情况下,可以准确跟踪将要发送的数据流,输出同步的时钟。     

读写通道基于τ因子内插时钟恢复模型设计与实现

读写通道是介于磁盘读写头与设备控制器之间的电子电路,实现数据写入和可靠的恢复。伺服信号采样时钟是伺服信号检测的重要组成部分,其设计的目标是在提高伺服信号传输速率的同时维持低的误码率,这就对通道的数据采样处理以及时钟恢复电路的设计提出了严格的要求。本文通过对读写通道伺服的分析,对常用的由锁相环构成的伺服时钟恢复电路进行改进,在线性插值时钟恢复的基础上提出了基于τ因子内插时钟恢复模型,并推导出τ因子插值滤波器系数算法,还给出了伺服时钟恢复的硬件及FPGA的设计与实现方案,最后给出了基于线性插值和基于τ因子内插时钟恢复试验。测试结果证明,采用基于τ因子内插滤波器模型可以获得更好的谐波频谱。     

实时光纤网络中突发数据传输的物理层设计

使用Altera CycloneⅢ FPGA设计了百兆实时光纤网络物理层,解决了百兆光纤网络突发数据通信中的数据突发发送、数据时钟的恢复及接收的关键技术。利用空间过采样技术避开了光通信中用于相位锁定、时钟恢复所需的等待时间,直接从码流中提取数据,从而减少了网络突发数据包的同步码开销,提高了光网络的带宽利用率。     

基于CMMB系统的频率和采样时钟同步设计

本文结合中国移动多媒体广播(CMMB)信道帧结构、调制及其信道的特征,提出了适用于CMMB系统基带接收机的频率和采样时钟同步设计方案,通过理论分析和仿真结果表明该方案不仅具有较低的复杂度,而且能准确地完成频率偏差和采样时钟频偏的估计.     

基于以太网帧间隙的同相时钟信息传输

提出了一种通过以太网帧间隙(inter-packet gap,IPG)传输同相时钟信息的方法。该方法通过时钟计数方法获得发送端和接收端之间的距离信息以及发送端的相位等信息,并将这些信息通过帧间隙传输给接收端,接收端用距离信息补偿以恢复出发送端的相位。本方法在不改变传统千兆以太GMII总线帧结构的基础上,实现了同相时钟信息通过帧间隙的传输。     

一种基于FPGA的微波时钟恢复的设计与实现

在微波通信系统中,受天气情况的影响,发送端的时钟频率可能随时变化。在接收端如何进行时钟恢复是微波通信的难点。本文给出了一种基于FPGA的微波无线口时钟恢复的设计。该设计使用FPGA内的PLL和FIFO,实时调整时钟频率,保证接收端恢复时钟的频率与发送端无线口的发射时钟信号频率一致,且减少了PLL个数,避免了PLL失锁及其引发的复位重新锁定过程。     

PCI Express中2.5Gbps高速SerDes的设计与实现

PCI Express是当前广泛应用的高速串行传输标准,其V1.0版本提供2.5Gbps的高速传输带宽。对于高速串行传输而言,精确的发送定时与接收同步是其关键技术。本文在详细分析PCI Express物理层技术的基础上,特别针对串行接收端的数据时钟恢复CDR技术展开研究,采用基于锁相环结构的数据时钟恢复技术设计了一款2.5Gbps速率的高速物理层电路,并基于0.13μm CMOS工艺设计了版图实现。基于HSPICE的模拟结果表明,此设计完全满足了PCI Express的要求,其抖动的均方根值为1.51ps,峰峰值为8.14ps。     

卫星通信系统定时同步技术研究

在卫星通信系统中,由于本地采样时钟与发送端时钟的相互独立,使得全数字接收机对信号的最佳采样时刻出现偏差,从而造成整个系统误码率性能的下降,因此符号定时同步技术是卫星通信系统的关键技术之一。基于平方滤波定时误差估计算法和重采样定时恢复算法,我们分别研究了适用于TDM系统的闭环定时同步算法和适用于TDMA系统的开环定时同步算法。由仿真结果可以看出,所提出的算法可以满足系统性能指标要求。     

传感器网络中基于时钟偏移的伪造节点攻击检测技术

研究一种基于时钟偏移的传感器网络中伪造节点攻击被动式检测技术。以节点之间的时钟同步数据作为输入,构建相对发送/接收时间差序列,提取数据发送源的相对时钟偏移。在此基础上,提出了DSNA（detect spoofed node attack）算法,通过检测相对发送/接收时间差序列异常识别伪造节点攻击,进一步在确定了攻击模式的基础上,对不同节点所发送的同步数据进行分类并提取时钟偏移作为指纹识别出伪造节点。在真实传感器网络环境下对检测技术进行了验证,结果表明该方法可以在被动方式下,快速准确地实现对伪造节点攻击的检