FFT实时谱分析系统的FPGA设计和实现

采用按时间抽选的基4原位算法和坐标旋转数字式计算机(CORDIC)算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式,保证了系统的速度,避免了瓶颈的出现;整个系统采用FPGA实现,实验表明,该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力,可以广泛地应用于数字信号处理的各个领域。     

利用对称性加速实序列FFT的方法及其FPGA实现*

针对工程实践中傅里叶变换的输入序列一般为实序列的情况,充分利用FFT（快速傅里叶变换）奇偶虚实的对称性质,提出了一种实序列FFT的加速算法。将2N点的实序列DFT转换为N点的复序列DFT,并行计算使运算量明显减少;并给出了基于FPGA的硬件实现方法。     

基-2 FFT处理器的FPGA实现

针对当前数字信号处理领域对快速傅里叶变换应用的广泛需求,在对算法原理分析的基础上,给出了8点基-2按时间抽选FFT处理器的实现方案;并综合Xilinx xc3s1500系列芯片,通过Modelsim SE 6.0对程序进行仿真.实验结果表明,该处理器功能实现正确,并且具有较高的运算速度和精度.     

激光光谱探测的FPGA实现

本文提出了通过非扫描M-Z干涉法来获取激光信号的相干图,并对该图进行快速傅立叶变换,从而实时获得激光光谱的技术.在研究中,由M-Z干涉具形成的激光干涉条纹经CCD相机转换后以时间序列依次输出电信号,该时间序列的快速傅立叶变换用FPGA硬件实现.用硬件语言编写了精度为10位,序列长度为512点的快速傅里叶变换程序,并将所有程序成功下载到FPGA的配置芯片中.最后,对所设计的快速傅里叶变换模块进行了测试,结果表明FPGA计算结果达到应有的精度,运行速度可以满足激光光谱的实时探测要求.     

基于FPGA的OFDM改进调制解调器设计

调制解调器是OFDM系统的关键部分;分析了IFFT/FFT的实现OFDM系统调制解调器的算法原理,对传统FFT的基4蝶形算法进行改进,提出采用基22按频率抽取(DIF)的蝶形单元,来简化基4 DIF蝶形单元;设计了64点32bit字长的基22DIF IFFT/FFT模块,可应用于IEEE802.11a调制解调器.与Xilinx公司的64点基4FFT IPCore相比,该方法在满足高速数据处理的同时,节省了近12%的FPGA硬件资源;随着FFT点数的增加,节省的硬件资源更加显著.     

基于频谱分析的电机故障监测仪硬件研究及FPGA设计

提出了基于知识产权核(IPCore)的快速傅里叶变换(FFT)实现方案,以解决传统电动机故障诊断的非实时性问题。整个设计利用ALTERA公司提供的DSP Builder和QUARTUS Ⅱ 6.0开发软件,根据频谱分析的原理,采用先进的层次化设计思想,利用FFT处理器设计了一种适合在FPGA器件上实现的频谱分析的实用电路,使用一片FPGA芯片完成了整个频谱分析系统的电路设计。整体设计经过时序仿真和硬件仿真,运行速度达到50 MHz以上。结果表明该方法具有设计简单、快速、高效和实时性好等优点,具有一定的通用性和灵活性。     

基于FPGA的自适应阈值边缘检测系统设计

针对传统的Canny边缘检测算法的阈值需要人为外部设定并且实时性差等问题,提出了一种改进的利用中值滤波算法结合加权平均的方法选取阈值。利用现场可编程门阵列(FPGA)高速并行处理数据的特点,设计了基于FPGA实时图像边缘检测系统,包括视频图像采集、图像处理和图像显示三大模块。实验结果验证了自适应阈值边缘检测算法的有效性,同时满足了实时性的要求。     

基于FPGA的apFFT算法实现

全相位频谱分析(apFFT)是传统FFT的一种改进算法,能改善FFT的栅栏效应和截断效应,具有频谱泄露少、相位不变的特性.介绍采用FPGA器件实现apFFT算法,精度高于模拟式测量,并且适用性强、成本低,所得到的QuratusⅡ仿真结果与Matlab软件仿真结果一致.     

基于FPGA硬件实现的图像边缘检测及仿真

图像边缘检测是图像分割,目标提取等数字图像处理领域中关键的步骤,对于性能和处理时间制约着后续图像处理的性能和整体的处理时间。提出一种FPGA的实时图像边缘检测系统。该系统以FPGA为平台,用VHDL硬件描述语言设计并实现了一种自适应的Canny边缘检测算法。在设计过程中,通过改进算法和优化系统结构,在合理利用硬件资源的基础上采用了流水线技术。之后通过ModelSim软件进行仿真,仿真结果表明,在FPGA中实现算法能够有效实时地检测出复杂图像的边缘。     

基于FPGA的FFT处理器的设计

本文主要研究基于FPGA的数据处理系统,内部包含一个1024点的FFT处理单元.FFT部分采用基四算法,五级级联处理,并通过CORDIC流水线结构使硬件实现较慢的复乘运算转化为移位和加减运算.双端口RAM、只读ROM全部内置在FPGA芯片内部,使整个系统的数据交换和处理速度得以很大提高,合理地协调了资源和速度之间相互制约问题.     

利用FPGA改进超声波测距模块设计

为了提高测量精度和系统性能,将现场可编程门阵列 (FPGA)技术用于超声波测距模块设计,测量精度达到 2. 5mm,抗干扰能力强,具有良好的应用价值。     

基于DSP+FPGA实现MPEG-2 TS流解复用的系统设计

为了保证MPEG-2 TS流解复用的质量,提出了一种基于DSP和FPGA共同实现MPEG-2 TS流解复用的设计方案。该系统实时处理,包含软件和硬件两个部分。试验证明,该设计能使DSP时钟稳定地工作在160M,即使图像处理速率高达80Mbps时也能够很好的保证图像的质量,达到了预期的设计目的。     

FPGA在高速实时信号采集系统中的应用

高速实时信号采集系统是由高性能ADC、FPGA和QDRⅡSRAM等组成。其中高性能ADC实现模数转换,FPGA与QDRⅡSRAM实现ADC信号的接收、数据重组、存储和传输。重点讲述了FPGA如何接收采样率为2 GS/s的高速ADC数据并保持一定的时序裕量,并通过分析FPGA中资源占用情况可以看到FPGA在高速实时信号采集系统中具有很大的优势。     

基于2D-FFT的掌静脉图像Gabor滤波快速增强法

手掌静脉纹识别技术作为新一代高精度的生物特征识别技术,被广泛用于个人身份鉴定领域.有效提取手掌静脉特征对于手掌静脉分类至关重要.然而,由于采集到的手掌静脉图像的质量较差,必须在识别前对手掌静脉图像进行增强.使用二维离散快速傅里叶变换（2D-FFT）代替传统空域卷积滤波,实现Gabor滤波器与原图像的频域卷积滤波.实验结果显示,本文提出的增强方法,相比较传统的自适应直方图均衡化和Retinex算法具有更佳的增强效果,相比于传统Gabor空域卷积滤波具有更低的计算复杂度,更适用于实时系统.     

面向卷积神经网络的FPGA加速器架构设计

随着人工智能的快速发展,卷积神经网络(CNN)在很多领域发挥着越来越重要的作用。分析研究了现有卷积神经网络模型,设计了一种基于现场可编程门阵列(FPGA)的卷积神经网络加速器。在卷积运算中四个维度方向实现了并行化计算;提出了参数化架构设计,在三种参数条件下,单个时钟周期分别能够完成512、1024、2048次乘累加;设计了片内双缓存结构,减少片外存储访问的同时实现了有效的数据复用;使用流水线实现了完整的神经网络单层运算过程,提升了运算效率。与CPU、GPU以及相关FPGA加速方案进行了对比实验,实验结果表明,所提出的设计的计算速度达到了560.2 GOP/s,为i7-6850K CPU的8.9倍。同时,其计算的性能功耗比达到了NVDIA GTX 1080Ti GPU的3.0倍,与相关研究相比,所设计的加速器在主流CNN网络的计算上实现了较高的性能功耗比,同时不乏通用性。     

高性能BLAKE算法研究及其FPGA实现

BLAKE算法是基于ChaCha流密码和采用标准HAIFA迭代模式的SHA-3候选算法之一。针对现有BLAKE算法对于循环单元中G函数模型的研究少,且没有考虑硬件代价及实现结果等问题,提出可重构的设计思想,在FPGA上实现了BLAKE算法循环单元的三种G函数模式。在Xilinx Virtex-5 FPGA上的实现结果表明,在不影响性能的前提下,本方案可重构后的面积比分别实现的面积总和减少了58%。     

Contrast Enhancement Based Image Detection Using Edge Preserved Key Pixel Point Filtering

In existing methods for segmented images, either edge point extraction or preservation of edges, compromising contrast images is so sensitive to noise. The Degeneration Threshold Image Detection (DTID) framework has been proposed to improve the contrast of edge filtered images. Initially, DTID uses a Rapid Bilateral Filtering process for filtering edges of contrast images. This filter decomposes input images into base layers in the DTID framework. With minimal filtering time, Rapid Bilateral Filtering handles high dynamic contrast images for smoothening edge preservation. In the DTID framework, Rapid Bilateral Filtering with Shift-Invariant Base Pass Domain Filter is insensitive to noise. This Shift-Invariant Filtering estimates value across edges for removing outliers (i.e., noise preserving base layers of the contrast image). The intensity values are calculated in the base layer of the contrast image for accurately detecting nearby spatial locations using Shift-Invariant base Pass Domain Filter (SIDF). At last, Affine Planar Transformation is applied to detect edge filtered contrast images in the DTID framework for attaining a high quality of the image. It normalizes the translation and rotation of images. With this, Degeneration Threshold Image Detection maximizes average contrast enhancement quality and performs an experimental evaluation of factors such as detection accuracy, rate, and filtering time on contrast images. Experimental analysis shows that the DTID framework reduces the filtering time taken on contrast images by 54% and improves average contrast enhancement quality by 27% compared to GUMA, HMRF, SWT, and EHS. It provides better performance on the enhancement of average contrast enhancement quality by 28%, detection accuracy rate by 26%, and reduction in filtering time taken on contrast images by 30% compared to state-of-art methods.     

基于FPGA的动作电位提取系统设计与实现

利用生物电测量技术的微电极,可以采集到神经元发放的动作电位,这为后续脑神经活动的研究提供有效的依据.但是如何将采集到的信号中的动作电位有效地提取出来,是信号处理领域的一个重要的课题.在实际过程中,动作电位非常稀疏,有必要对冗余信息进行滤除.该文将神经信号进行滤波放大和AD采样后,利用FPGA电路实现了动作电位的阈值法检测,滤除了大量的冗余信号,简化了后续的处理过程.实验表明:该电路能够实现动作电位的实时检测与发送,同时记录每个动作电位到来的时刻.     

基于FPGA与GPSP的时统设备研发

在系统设计中,高度集成的现场可编程门阵列可以通过编写软件的方法来实现硬件功能,具有电路简单、应用方便等优点。本文介绍了ALTERA公司的ACEX1K系列芯片,及其在基于GPS的时统设备中的应用。利用其ClockLock和ClockBoost电路保证了时钟脉冲延迟和相位差的减小、时钟倍频的实现。