基于软件无线电的嵌入式系统总线研究及应用

介绍了软件无线电传统的嵌入式系统并行总线传输方式,分析了高速串行总线相对于 并行总线的优势,比较了当前常用的几种高速串行总线的优劣,指出了RapidIO总线是当前 软件无线电嵌入式系统一种良好选择。同时,通过某项目应用,实现了RapidIO总线高速组 网以及系统开放、可扩展、可重构等性能。     

RapidIO互联应用

在高速嵌入式系统中传统的总线技术已成为技术瓶颈,本文以近些年来涌现的RapidIO技术为基础,介绍RapidIO的结构体系和RapidIO在嵌入式多处理器系统互连中的实现方案,并对RapidIO总线的驱动开发的重点内容进行介绍,并对多处理器RapidIO互连系统进行测试.     

RapidIO总线在嵌入式信号处理计算机中的应用研究

为了提高嵌入式信号处理计算机的系统可扩展性和数据传输能力,总结了RapidIO总线的技术特征,分析了RapidIO总线在DSP、PowerPC、FPGA等典型处理器件中的互连结构,提出了一种基于RapidIO的开放式通用互连架构。该架构具备互连拓扑可配置、数据传输能力强、计算资源易扩展的特点,可以满足嵌入式信号处理计算机的应用需求。     

基于UVM的PCIe桥接芯片验证平台设计

RapidIO协议是一种针对高性能嵌入式系统需求而设计的包交换互联协议,PCIe(Peripheral Component Interconnect express)是一种高速串行计算机扩展总线标准,能够提供点对点双通道高带宽传输.现有的国产CPU均不支持RapidIO接口,只能通过PCIe转RapidIO桥接芯片才可以连接到交换网络中,研制国产化PCIe桥接芯片对国产CPU的推广具有重要意义.通过在传统UVM(Universal Verification Methodology)架构的基础上进行优化,在计分板(Scoreboard)中采用基于单描述符实时比对的方法,比对数据改为从PCIe VIP (Verification Intellectual Property)的数据链路层中选取,使BDMA(Block Direct Memory Access)引擎的内存占用率减小了30%,验证平台总仿真时间缩短了25%;采用寄存器模型自动化集成的方法,对寄存器进行前门和后门交叉访问,可对寄存器的属性和初始值进行快速验证,使寄存器的总验证时间降为原来的20%,并且正确率可达95%以上,该方法特...     

大规模RapidIO协议交换的FPGA实现

RapidIO交换模块是RapidIO系统的核心模块,决定了整个RapidIO系统的数据带宽.文中介绍了一种大规模RapidIO协议交换的FPGA实现方式,并且在基于VPX总线的RapidIO交换模块中得到实际应用.该交换模块除具有RapidIO协议交换功能,还具有RapidIO系统主控功能以及以太网交换功能.经过使用实际的RapidIO端点模块进行测试,该交换模块实现了RapidIO交换功能以及RapidIO系统主控功能.     

Altera开设新系列，Arria GX为低成本收发器FPGA

2007年5月9日，Altera公司宣布推出低成本Ania GX系列，为速率2．5GHz左右的中速、低成本收发器FPGA。不同于以往收发器支持多种协议，该收发器只支持三种主流协议：速率高达25Gbps的PCI Fapress（PCIe）、千兆以太网（GbE）和Serial RapidIO（SRIO）标准。     

基于RapidIO的双主机节点嵌入式系统互联设计

分布式并行计算的发展对嵌入式系统互联技术提出了更高的要求,RapidIO可提供芯片间、板间的高性能互联,传输效率高于PCIE和千兆以太网。文中给出了一种基于RapidIO的双主机节点嵌入式系统互联的设计方案、硬件设计及其软件实现,并对系统功能和性能进行验证。验证结果表明,该系统性能稳定、可靠,并为新一代高性能嵌入式系统互联提供了良好的解决方案。     

10 Gb/s以太网、FC、RapidIO标准体系电参数对比研究

围绕以太网、FC和RapidIO,对三种协议电参数进行分析对比,深入研究三种协议电参数的异同.以太网技术、FC以及RapidIO均为用于通信的协议方式,由于诞生于不同的设备或传输环境,有着不同的协议特点和通信方式,其典型电参数对比分析为相关芯片研发、电参数测试验证、测试方法优化以及不同网络间融合提供了一定参考.     

基于RapidIO的相控阵短波发信系统交换单元设计

传统总线技术成为了制约短波通信系统性能进一步提升的瓶颈。RapidIO总线是一种新型嵌入式总线,具有传输效率高、系统成本低、系统稳定性好等特点。基于RapidIO技术设计了相控阵短波发信系统的交换单元,硬件上进行了系统供电电路、时钟电路和交换芯片端口电路设计;软件上主要介绍了RapidIO初始化和交换芯片的远程配置两个方面。在实际应用中实现了系统中各模块间信号的高速交换。     

I/O虚拟化将重新定义PCI Express的功能

过去几年,PCI Express(以下简称PCIe)总线逐渐成为一种适用于网络应用、具有高效率和成本效益的平台。PCIe的发展是为了克服过去并行计算机总线架构在性能、可扩展性以及配置等方面的限制,这种通用的串行I/O互连技术已被企业型、桌上型、移动、通信及嵌入式等各种应用广泛采用。尽管普及度已相当广泛,业界却普遍认为:PCIe总线的功能还是无法满足高性能存储和网络独特的I/O需求。     

卫星地面站高速数据传输终端平台设计

提出了一种具有开放式架构的新型高速数据传输终端平台,它以RapidIO作为各处理板卡的监控指令接口,以两个8×PCIe作为各处理板卡的数据接口。设计了有源交换网络背板实现系统互联;设计了通用处理板卡通过软件重构以实现数据上行调制或数据下行接收功能;下行接收的数据通过块数据传输,传输速率最高达40 Gb/s;通过独立磁盘冗余阵列扩展固态盘阵列实现数据高速记录,数据记录速率不低于500 MB/s;通过万兆以太网接口实现数据高速实时转发,数据转发速率不低于4 Gb/s;上行调制数据实时注入实时调制,数据速率不低于2 Gb/s。该平台硬件可扩展,软件可升级,控制和数据总线解耦合,可通过软件重构实现功能配置和在线更新,具有良好的扩展性和通用性,已在地面终端站高速数据传输系统中得到工程应用。     

RapidIO高速串行总线的信号完整性测试

介绍了高速串行总线信号完整性测试的关键概念,主要包括抖动及分离、眼图、误码评估和码间干扰、测试误差控制等,结合实际RapidIO串行系统应用给出了测试结果,并采用抖动谱等方法对相关指标进行了详细分析。     

基于SRIO总线的数字信号处理系统的实现

高速数字信号处理系统及其内部数据的交换通常需要很高的数据传输速度,传统的PCI并行总线由于传输速度受限难以满足实际需求。RapidIO总线采用点对点包交换技术,具有高宽带,低延迟及高可靠性等特点,为系统内部高速互连提供了很好的解决方案。该文通过对该协议的研究,掌握了实现该协议的关键技术,并采用RapidIO技术,提出了基于串行RapidIO的数字信号处理系统框架,并运用StratixⅡ系列FPGA芯片及Tsi578芯片实现该系统。     

高度综合总线技术硬件平台设计

为了满足高度综合化机架间和机架内LRM之间大容量数据通信和高速与低速总线之间数据交互通信需求,集成高速总线FC、RapidIO、PCI和低速总线CAN、RS485、LVDS电平同步串行总线以及M-LVDS电平同步串行总线,设计了高度综合的总线技术硬件平台,满足了机架间640 Mbit/s有效数据带宽需求、机架内LRM之...     

一种基于VPX总线的数据处理平台设计

本文提供了一种新型航电系统实时数据处理平台的设计方案。该平台基于 VPX 总线和飞思卡尔 PowerPC 双核处理器技术，采用 RapidIO 总线作为数据总线，千兆以太网作为控制总线，具有数据传输率高，运算能力强，可靠性高等优点。     

RapidIO高速串行总线的信号完整性仿真

采用最先进的3D电磁场仿真软件对RapidIO高速串行总线进行了板级信号完整性仿真,在前仿真中对关心的设计参数进行了有效评估,形成了可信赖的指导数据;后仿真对实际设计数据进行了验证,修正了不理想的设计参数。仿真手段彻底改变了依靠经验和反复试验的设计方法,成为高速串行传输技术中不可或缺的设计手段。     

一种SoC芯片中PCIe接口的FPGA平台验证

PCI Express(PCIe)作为第三代高性能IO总线标准,以其高速率、低功耗、双通道、传输可靠等多方面的优势,被广泛应用在嵌入式领域,作为高速系统I/O总线,其功能和性能必然成为影响整个嵌入式系统成败的关键,因此,在嵌入式系统的设计及验证中,如何对PCIe接口进行充分、完备并且有效的验证显得至关重要.文章结合一种SoC芯片中的PCIe接口FPGA验证,进行PCIe协议及功能分析,搭建了FPGA验证平台,策划验证项,完成对PCIe接口的FPGA平台验证,有效的提高了验证效率,加快了芯片的开发速度.     

基于PES32NT24AG2芯片的PCIe交换器的实现

处理器之间使用PCIe总线交换高速数据的需求越来越强烈,目前一一对应的PCIe总线结构不能满足多处理器之间高速数据传输的需求,迫切需要针对PCIe总线交换技术进行研究。为了提升PCIe总线的数据传输交换能力,设计了一种以IDT公司的PES32NT24AG2芯片为核心的PCIe交换器,介绍了设计方案和PICe交换器的测试方法,验证了设计的可行性。