高速电流舵D/A转换器技术发展动态

综合论述了高速电流舵结构D/A转换器设计中的多项关键技术。以近年发表的高速电流舵结构D/A转换器的论文和公开的专利为基础,以电流舵结构D/A转换器设计中所遇到的多种非理想因素为依据,分类介绍了每种关键技术的原理、特点,并给出评价,提出了这些技术在电路级实现时需要考虑的因素。     

12位CMOS电流舵结构D／A转换器的设计

设计了一种适用于CMOS工艺的电流舵结构数模转换器,提出8 4分段式的电流舵结构,权衡了面积与性能的关系。文中对所设计的电路进行了仿真,并得到了很好的仿真结果。     

一种12位50 MHz电流舵结构D/A转换器的设计

设计了一种12位50 MHz BiCMOS D／A转换器，权衡面积和性能的关系，提出了4 8分段式的电流舵结构，并对所设计的电路进行了仿真，取得了很好的仿真结果。     

电流舵型D/A转换器毛刺理论及改进设计

分析了高速电流舵型D/A转换器中毛刺产生的原因,提出开关对的栅信号转换速度不一致是产生毛刺的主要原因。基于这一理论,解释了输出的三个现象,进行了三个方面的改进,大幅减小了毛刺和建立时间,改善了动态参数。改进后的电路,在电流源输出为30μA、负载为70Ω时,输出电流毛刺峰值从-4.570μA减小到-1.633μA,电压毛刺面积从5.6 pV.s降到2.3 pV.s;在相同仿真条件下,D/A转换器的SFDR值上升了10 dB。     

一种视频8位D/A转换器的新设计

基于0.5μm Double Poly Double Metal CMOS工艺,设计了一种基于5V电压的8位32MHz CMOSD/A转换器,权衡面积和性能的关系,提出了6+2分段式的电流舵结构。该D/A转换器内置改进的高速开关驱动电路和改进的单位电流源电路等,以提高性能。通过多次实验分析,并在Cadence软件上实现了软件仿真,全部功能正常实现,符合设计要求。     

8通道14位60MHz电流舵型D/A转换器

以电流舵型D/A转换器为核心,设计了一个8通道14位60MHz D/A转换器。采用三段电流源(5+4+5)结构的核心D/A转换器单元,有效地保证了转换器的精度和速度;利用电荷泵锁相环进行时钟倍频和多组时钟信号的相位同步,确保电路动态性能;通过输入级引入失调来获得具有迟滞特性的低压差分信号(LVDS)接收器,实现了840 Mb/s高频数据接口功能。电路采用CMOS工艺,在60MHz时钟频率,2MHz模拟输出频率下,功耗小于1 W,无杂散动态范围大于72dB。     

电流舵D/A转换器的随机误差建模

电流源的失配是制约电流舵D/A转换器精度的一个重要因素.它是一个随机现象,需要用统计的观点进行分析.两个晶体管之间的失配,既与晶体管尺寸有关,又与晶体管之间的距离有关.以往的分析中,只考虑了尺寸相关项,而忽略了距离相关项.文章分析了基于距离相关项的随机误差,推导出每个数码的INL表达式,并用Matlab对不同开关序列下D/A转换器的成品率进行仿真,得出用SG算法优化开关序列,可大大减小距离相关项的影响.     

高精度电流舵型D/A转换器线性度测试技术

线性度是D/A转换器静态误差的重要指标,包括积分非线性误差和微分非线性误差两个参数.高速高精度D/A转换器线性度的测量需要考虑较多因素,包括仪表精度、D/A转换器输出端接方式,甚至负载热效应等.提出了一种结合D/A转换器内部设计结构,并使外部负载的影响降至较低水平的最优线性度测试方法.该方法减少了发码数量,提高了测试效率,并且降低了负载温漂导致的热失衡所引入的误差.     

一种基于电流输出DAC的逐次逼近A/D转换器

设计了一种12位逐次逼近A/D转换器.该A/D转换器具有四种信号输入范围,利用电阻网络使不同量程的模拟输入与内部DAC输出范围保持一致,从而使用相同的比较器和基准实现对不同范围输入信号的A/D转换;采用一种新型分段电流源结构,利用电流信号实现内部DAC及逐次比较功能.该电路采用2 μm LC2MOS工艺实现,其积分线性误差(INL)和微分线性误差(DNL)均为±1/2 LSB,最大转换时间为12 μs.     

用于威尔金森A/D转换器的高速高精度比较器

提出了一种用于威尔金森(Wilkinson) A/D转换器(ADC)的高速高精度比较器的设计方法.该比较器由三级预放大器和一级输出放大器组成,采用开环结构和多级级联的形式,以满足增益和速度的要求.为了消除失调电压对电路的影响,采用输出失调消除技术进行失调电压校正.采用3.3 V TSMC 0.18 μm CMOS工艺完成电路设计.Spectre仿真结果表明,在1 MHz最高采样频率下,该比较器的分辨率达到0.4 mV,传输延迟小于20 ns,满足12位Wilkinson ADC的要求.     

一种12位400 MHz电流开关型D/A转换器的设计

基于TSMC 0.25μm工艺、采用电流开关结构,设计了一个3.3 V 12位400 M采样率的D/A转换器。在电路中,设计了一种新的电压限幅结构,从而使其具有较好的动态性能。该D/A转换器在1 MHz输入信号下,无杂散动态范围(SFDR)达到83.75 dB;在12.5 MHz输入信号下,可获得70 dB的SFDR;在不同温度和工艺corner下,仿真得到的电路性能也都能达到上述指标。     

一种用于高速高精度A/D转换器的自举采样电路

介绍了一种新型的CMOS自举采样电路。该电路适用于12位100 MHz采样频率的A/D转换器。采用P型栅压自举开关补偿技术,可以有效地克服采样管导通电阻变化引入的非线性失真,提高采样精度。仿真结果表明,采样时钟频率为100 MHz时,输入10 MHz信号,可得信噪失真比(SNDR)为102 dB,无杂散动态范围(SFDR)为103 dB。信号频率达到采样频率时,仍有超过85 dB的SNDR和87 dB的SFDR,满足高速高精度流水线A/D转换器对采样开关线性度和输入带宽的要求。电路采用SMIC 0.18μm CMOS数模混合工艺库实现,电源电压为1.8 V。     

一种单片高速八位A／D转换器的设计

本文介绍了一种硅双极型单片大规模集成8位逐次近似A/D转换器X1001的电路设计,这种电路采用了自锁式电压比较器和高速低功耗ECL逻辑电路,转换时间为400ns,是单片集成逐次近似A/D转换器中速度最快的器件。     

12位300MHz电流驱动型DAC

在电路误差、电路占用芯片面积相互折中和妥协的前提下提出了一种8+4结构的电流驱动型数模转换器.采用Q2 random walk方法设计了一个新型的双中心对称的电流矩阵,确保数模转换器的线性度.分析并求出了最佳电平交叉点,设计了电平钳位锁存器对开关电平限幅,DAC动态性能得到改善.在12位分辨率下,刷新率达到300MHz以上.     

A 12bit 300MHz Current-Steering CMOS D/A Converter

The proposed DAC consists of a unit current-cell matrix for 8MSBs and a binary-weighted array for 4LSBs,trading-off between the precision,speed,and size of the chip.In order to ensure the linearity of the DAC,a double Centro symmetric current matrix is designed by the Q2 random walk strategy.To achieve better dynamic performance,a latch is added in front of the current switch to change the input signal,such as its optimal crosspoint and voltage level.For a 12bit resolution,the converter reaches an update rate of 300MHz.