共查询到16条相似文献,搜索用时 93 毫秒
1.
2.
3.
4.
5.
6.
7.
8.
9.
线性度是D/A转换器静态误差的重要指标,包括积分非线性误差和微分非线性误差两个参数.高速高精度D/A转换器线性度的测量需要考虑较多因素,包括仪表精度、D/A转换器输出端接方式,甚至负载热效应等.提出了一种结合D/A转换器内部设计结构,并使外部负载的影响降至较低水平的最优线性度测试方法.该方法减少了发码数量,提高了测试效率,并且降低了负载温漂导致的热失衡所引入的误差. 相似文献
10.
11.
提出了一种用于威尔金森(Wilkinson) A/D转换器(ADC)的高速高精度比较器的设计方法.该比较器由三级预放大器和一级输出放大器组成,采用开环结构和多级级联的形式,以满足增益和速度的要求.为了消除失调电压对电路的影响,采用输出失调消除技术进行失调电压校正.采用3.3 V TSMC 0.18 μm CMOS工艺完成电路设计.Spectre仿真结果表明,在1 MHz最高采样频率下,该比较器的分辨率达到0.4 mV,传输延迟小于20 ns,满足12位Wilkinson ADC的要求. 相似文献
12.
13.
一种用于高速高精度A/D转换器的自举采样电路 总被引:2,自引:0,他引:2
介绍了一种新型的CMOS自举采样电路。该电路适用于12位100 MHz采样频率的A/D转换器。采用P型栅压自举开关补偿技术,可以有效地克服采样管导通电阻变化引入的非线性失真,提高采样精度。仿真结果表明,采样时钟频率为100 MHz时,输入10 MHz信号,可得信噪失真比(SNDR)为102 dB,无杂散动态范围(SFDR)为103 dB。信号频率达到采样频率时,仍有超过85 dB的SNDR和87 dB的SFDR,满足高速高精度流水线A/D转换器对采样开关线性度和输入带宽的要求。电路采用SMIC 0.18μm CMOS数模混合工艺库实现,电源电压为1.8 V。 相似文献
14.
本文介绍了一种硅双极型单片大规模集成8位逐次近似A/D转换器X1001的电路设计,这种电路采用了自锁式电压比较器和高速低功耗ECL逻辑电路,转换时间为400ns,是单片集成逐次近似A/D转换器中速度最快的器件。 相似文献
15.
16.
The proposed DAC consists of a unit current-cell matrix for 8MSBs and a binary-weighted array for 4LSBs,trading-off between the precision,speed,and size of the chip.In order to ensure the linearity of the DAC,a double Centro symmetric current matrix is designed by the Q2 random walk strategy.To achieve better dynamic performance,a latch is added in front of the current switch to change the input signal,such as its optimal crosspoint and voltage level.For a 12bit resolution,the converter reaches an update rate of 300MHz. 相似文献