锁相频率合成器ADF4360-4及其在WLAN混频电路中的应用

介绍了锁相频率合成器的基本原理,分析了高集成N分频的锁相频率合成器ADF4360-4的工作特性,介绍了ADF4360-4在WLAN混频电路中应用实例,并给出了设计方法、控制流程以及程序代码,最后给出了测试指标.     

基于ADF4106的锁相环频率合成器设计与实现

介绍了锁相环路的基本原理。分析了集成锁相环芯片ADF4106的工作特性，给出了集成锁相环芯片ADF4106的一个应用实例。为高频频率合成器的设计提供了很好的思路。     

基于数字锁相的雷达频率合成器的研究

在分析常规移频反馈数字锁相频率合成器相位噪声的基础上,提出了高频标置于环外、双反馈及倍相反馈等低相噪数字锁相频率合成技术,进行了比较详细的理论分析和讨论,给出了研究结果。     

基于DDS+PLL的频率合成器设计

简述了用直接数字合成器（DDS）STEL-1173和锁相环（PLL）Q3236所设计的频率合成源的实现方案,重点对硬件设计中的注意事项进行了详细说明,并且对系统的相位噪声和杂散性能做了简要分析,最后给出了系统测试结果。     

X波段LFMCW雷达频率源的设计与实现

设计并实现了一种X波段LFMCW雷达的频率源,通过使用DDS直接去激励PLL的技术,以AD9956和ADF4002为核心芯片,充分使用ADF4360-X等系列频率合成芯片,采用仿真设计软件ADS和ADIsimPLL完成了电路参数的设计,并讨论和分析了整个系统的相位噪声以及所需要考虑的一些问题。最后经过实验验证得到了本项目需要的频率为9.2~9.4GHz、频率步进25kHz、调制周期2.4ms、相位噪声-85dBc@100kHz的三角波调频信号。     

小步进频率合成器的设计

回顾了三种基本的小步进频率合成器设计方法的优缺点。介绍了一种特殊的小步进频率合成器的设计方法，即采用两个大步进频率的单环锁相电路混频，两者步进频率的差较小为r，就能获得输出为小步进频率(为r)的合成器，并给出了相应的理论依据和计算。只要合理设置频率，规避互调分量的影响，就能使合成信号保持大步进频率单环锁相电路较低相位噪声、较短跳频时间和较低杂散信号的特性，而且合成原理简单，几乎不需要电路调试。     

基于数字锁相的雷达频率合成器的研究

在分析常规移频反馈数字锁相频率合成器相位噪声的基础上,提出了高频标置于环外、双反馈及倍相反馈等低相噪数字锁相频率合成技术,进行了比较详细的理论分析和讨论,给出了研究结果。     

基于双环X波段低相噪频率合成器的设计与实现

基于相位噪声特性,对数字锁相式频率合成器进行了研究和分析。在对比传统单环锁相技术的基础上,介绍了一种双环技术的X波段低相噪锁相式频率合成器。在满足小频率步进、低杂散的情况下,设计所得到的X波段频率合成器其绝对相位噪声≤-100 dBc/Hz@1 kHz。     

S频段锁相频率合成器的设计

介绍了小数式锁相频率合成器的设计方法及相关理论,分析了影响锁相环相位噪声的主要因素并设计了环路滤波器和Wilkinson功率分配器。由实验结果可知,小数式锁相频率合成器具有很好的相位噪声和较高的频率分辨率。     

一种小步进、低相噪频率合成器设计

综合应用锁相环(PLL)、直接数字合成(DDS)等技术,设计一种具有宽频带、小频率步进、高稳定性、低相位噪声等特点的频率合成器。主要技术指标为:频率步进1 Hz,最大频率控制误差优于4.5×10-4Hz,在10 kHz处相位噪声为-100 dBc/Hz。与传统的多环路设计方法相比,新的设计更能够满足高集成度、低成本、灵活通用的需求。并且可极大提高电路调试效率。     

基于PLL和DDS的C波段信号源的设计

结合数字直接合成技术(DDS)和锁相环技术(PLL)的各自性能特点,介绍了一种实现C波段频率信号源的设计方案,并给出主要的硬件选择及具体的实现。最后通过ADISIMPLL2.5仿真的结果表明:利用该设计方案,所产生的C波段频率信号源具有频率分辨率高,输出相位噪声低的优点,同时具有较好的杂散抑制性能。     

基于ADF4360-1的本振源设计

结合锁相频率合成基本原理以及高集成锁相频率合成芯片ADF4360—1工作特性,设计一个稳定的2．33GHz本振源电路模块,应用于中频射频发信机中。详细介绍了核心芯片的结构、原理及应用,并给出完整的硬件电路。经仿真测试,该电路的性能指标基本符合要求。     

基于ADF4111的数字锁相式可调频率源实现

为了在短波接收系统中提供高精度和稳定度的可调本振,采用FPGA与频率综合器ADF4111相结合的方法,产生了范围为70~90 MHz,步进间隔1 MHz的数字锁相式可调频率源,并通过数码管将锁定后的频率值显示出来。重点阐述系统设计方案、硬件实现、主要电路单元设计。最后对本振输出进行测试,结果符合设计指标要求。该方法能根据实际工程需要改变输出信号的频率,步进间隔以及功率,使该类型电路设计能广泛应用于无线通信设备中,为设备的中频和射频电路提供高质量的本振。     

基于ADF4350锁相频率合成器的频率源设计与实现

介绍了ADF4350锁相频率合成器的内部结构,在此基础上,分析和探讨了ADF4350锁相频率合成器的基本原理和工作特性.结合ADF4350的工作特性,给出了一种用AVR单片机控制ADF4350锁相频率合成器的频率源设计方法.对于环路滤波器,运用ADIsimPLL软件进行仿真和设计.通过对锁相环硬件电路的调试和编写相关单片机控制程序,实现了一个性能较好的频率源.     

基于ADF4350的S频段锁相频率合成器设计

频率合成器是现代通信系统中的一个重要组成部分,在数字通信、卫星通信、遥测遥控、雷达、导航等领域有着广泛应用。ADF4350是ADI推出的一款具有低相位噪声的宽带频率合成器。文中介绍了锁相频率合成技术的基本原理和性能指标,给出了一种利用ADF4350实现频率合成器的硬件结构和实现方法,并对其主要指标进行了测试,测试结果表明,该频率合成器表现出较好的散射水平和较低的相位噪声。     

基于ADF4157的∑-△小数分频锁相环频率合成器设计

该文应用ADF4157PLL集成芯片实现∑-△小数分频锁相技术,重点讨论了1.35GHz～2.35GHz频段∑-△小数分频频率合成的原理和实现方法.其相位噪声曲线图与传统的FPGA合成算法实现的结果基本一致.实验数据充分证明了∑-△小数分频PLL集成芯片可以替代传统的FPGA合成算法,具有易调试、集成度高、一致性好等优...     

数控锁相环频率合成器的设计与实现

以低功耗微控制器P89LV51RD2为控制核心,频率合成部分采用压控振荡器和锁相环相结合的结构,既可以实现宽频率调节范围和高输出频率,又可以保证输出频率的稳定性和精确度。提出了一种高效的键盘扫描和键值处理方法,仅用四个按键完成了系统的所有输入功能,且占用系统资源少。LCD实时显示设定频率和实测频率;此外,系统还整合了USB在线下载单元,便于软件升级。最后测试各项指标达到了设计要求。     

某型功率和频点可控的视频发射机的设计与实现

根据某型电视图像发射机检测仪的信号标定及日常维护调试需要,研发了一种以锁相环技术为核心,由单片机控制的低功耗、频点及功率可控的视频发射机(信标机)。给出了基于锁相环芯片ADF4360的信标机的设计方法及系统组成,阐述了系统的软硬件设计方案。测试结果表明,由该方法设计的信标机具有稳定、可靠的变频特性,且各项指标均达到了要求。在实际使用过程中,操作人员可以方便地设置所需的频点及功率点,人机界面友好,使得操作更为灵活方便,具有良好的性价比和市场前景。     

基于ADF4193的UHF频率合成器设计

频率合成芯片ADF4193具有小数分频和快速锁定特性。换频时通过增加电荷泵电流以扩大环路带宽,缩短了环路的锁定时间,并采用可编程开关调整环路元件参数来确保环路稳定。UHF跳频频率合成器以ADF4193为核心电路实现设计,采用ADIsimPLL软件仿真环路参数,利用低噪声运算放大器构成的电压放大器来扩大VCO的调谐电压范围,通过调整环路带宽及设计合理的PCB布局来抑制杂散,给出了实测结果。