一种有效的高速数据采集方式

随着电子技术的发展,在智能化系统中要求传送的数据量愈来愈大,速度愈来愈快,所以设计性能优良的高速数据采集电路一直是电子设计中的一个关键技术。给出了利用FPGA实现DMA方式的高速数据采集电路的设计思想,工作原理和实施方案。把FPGA用作DMA控制器、采集控制器和总线控制器。该设计有效地解决了单片机应用领域中速度较慢的CPU和高速的A/D转换器之间的速度配合问题,具有电路设计简单、可靠性高、传输速度快等特点,而且特别适用于采集大量数据的情况。时序仿真和实际应用都证明了设计的正确性,从而解决了在单片机系统中较难解决的问题。     

24通道高精度A／D数据采集模块的研制

为了满足声纳系统对数据采集模块的精度要求,研制了一种基于高精度Σ-ΔA/D数据转换器及FPGA的A/D数据采集模块。采用FPGA实现数据采集控制、数据缓冲及PCI总线控制器等功能,同时利用高精度Σ-ΔA/D数据转换器的超采样率保证了数据采集精度方面的要求。该A/D数据采集模块满足声纳系统对数据采集模块的精度要求,简化硬件电路结构,提高了数据采集的可靠性和稳定性,同时有利于系统的功能升级,为声纳系统应用提供一种经济实用的数据采集模块。     

基于ARM+CPLD的多通道数据采集系统研究

文章开发了基于ARM和CPLD的多通道数据采集系统,该数据采集系统利用CPLD可编程逻辑器件的模块化设计思想和先入先出(FIFO)芯片作为缓冲存储器,解决了A/D转换器的采样速率和CPU的工作时钟频率不匹配的问题,避免了数据丢失等问题,提高了CPU效率。文章运用网络通讯使得数据传输速度更快,更加稳定。     

基于PC104和CPLD的高速/多通道数据采集系统的设计与实现

开发了基于PC104和CPLD的高速/多通道数据采集系统,该数据采集系统利用CPLD可编程逻辑器件的模块化设计思想和先入先出(FIFO)芯片作为缓冲存储器,解决了A/D转换器的采样速率和CPU的工作时钟频率不匹配的问题,避免了数据丢失和控制不便等问题,提高了CPU效率。该数据采集系统不但可以实现高速多通道模拟信号的采集,而且可以很方便地扩展模拟量的输入通道数。本系统在牵引动力国家重点实验室的液压伺服控制系统中获得了很好的应用效果。     

基于LabWindows/CVI高速并行数据采集系统USB4814的设计

基于LabWindows/CVI软件开发平台,利用USB4814数据采集卡设计了高精度并行数据采集系统。该系统的特点是选用高采样率高精度的14位A/D转换芯片进行A/D转换电路设计,并行采集卡每一路都应用独立的A/D转换器。采用同步并行设计,通道间串扰极小,无相位差,具有极高的测量精度和相位一致性。系统运用USB 3.0传输接口技术,发挥了USB 3.0接口的优势,提高了数据传输速度,满足了高数据吞吐量要求。对系统的设计可达到高性价比、多功能、低功耗等特点的数据采集的目的。     

基于FPGA的雷达测距测速系统的研究

为了解决汽车自适应巡航过程中前车车距及车速等参数的数据采集问题,提出了一种基于FPGA的数据采集系统的实现方案。该方案以EP2C5T144C8为主控芯片,实现模拟信号通道的可控、A/D转换控制器的设计、FIFO数据缓存控制、FFT数据处理控制等主要功能。本系统采用Verilog HDL语言通过Quartus II12.0软件编程来实现对IP核的控制。实验结果表明该方法能有效地消除干扰,实现前方目标车辆距离和速度信息的采集。     

业界动态

全新M系列产品为数据采集设定了更高标准新一代数据采集设备M系列D A Q产品有6个D M A通道,数据不通过处理器直接从D A Q设备上发送到PC内存,不占用处理器。采用这种内置板载N I-STC2系统定时控制器A SIC中的技术,单个设备以最高速度同时执行模拟输入、模拟输出、数字输入、数字输出和2个定时器/计数器操作,而且不会丢失数据或造成错误。M系列采用的N I-M Cal技术有专利的线性化和校准引擎,能对上千个电压和所有输入范围进行校准;N I-M C al技术把测量精度提高了5倍。可编程仪器放大器N I-PG IA2在高速采集率下有更高的测量…     

基于TMS320C5402的高速数据采集模块的设计

本文简单介绍了THS320C5402的结构特点和CA／D）MAX186的性能特点,给出了一种利用TMS320C5402多通道缓冲串行口（McBSP）和（A／D）MAX186组成的数据采集模块的设计方案。该模块具有设计灵活、硬件简单、CPU执行效率高的特点。     

利用FPGA实现DMA方式的高速数据采集

给出了利用FPGA来实现DMA方式的高速数据采集电路的设计思想,工作原理和实施方案.该设计有效地解决了单片机应用领域中速度较慢的CPU和高速的A/D转换器之间的速度配合问题,具有电路设计简单,可靠性高,传输速度快等特点.时序仿真和实际应用都证明了设计的正确性.     

基于单片机的脉冲数据采集电路设计

脉冲数据采集系统是以单片机AT89S52为核心的八通道数据采集系统,该数据采集系统具有结构简单、原理清晰、功耗低、可靠性高等优点,能实现对多路模拟通道信号的数据采集与处理.并将采集的数据传送A/D转换电路,将非电信号转换为模拟信号,再由模拟信号再转化为数字信号并且通过数显器显示脉冲数据从而驱动控制电机.     

基于USB接口的便携式数据采集系统的设计

为了设计一种便于野外使用的数据采集器,文中研究基于USB接口的便携式数据采集器的系统组成,并进行工程实现。该数据采集系统采用两路14位40MHz的A/D变换器,利用VHDL语言完成了FPGA的逻辑设计与综合,从而实现对FIFO的读写时序控制与USB控制器之间的数据传输,并给A/D提供要求的时钟。利用VC 应用程序设计数据采集系统的控制界面,对采集的数据进行存储,用动态波形显示进行回放等,并有良好的人机界面。     

基于CPLD的数据采集与显示接口电路仿真设计

常规数据采集与显示方法是应用CPU或DSP通过软件控制数据采集的模/数转换,这样将会频繁中断系统的运行,从而降低系统的运算速度,数据采集的速度也将受到限制.通过CPLD实现由硬件控制模/数转换和数据显示,最大限度地提高系统的信号采集和处理能力.这里运用VHDL硬件编程语言,通过状态机设计程序,完成A/D转换芯片与可编程逻辑芯片的接口.将A/D转换结果以BCD码形式通过CPLD芯片进行显示,实时观测转换进程,给出了BCD码转换流程图,完成相应电路设计,通过QuartusⅡ软件进行仿真,并在开发系统上成功实现功能验证,提高了系统的运算速度.     

基于CS5451A多路同步数据采集系统设计

针对目前低电压等级的继电保护以及测控装置时数据采集的高精度、低成本的要求,提出一种多路同步数据采集系统的设计方案.该方案采用MPC8313为主控制器,CS5451A为模数转换器,通过对CS5451A Master模式串口输出时序以及FIFO读写时序的研究,在CPU和CS5451A之间设计了一个串并转换模块实现采样数据的...     

基于USB的高精度多通道数据采集卡设计

详细叙述了用USB控制器CY7C68013与A／D转换器ADS8364,构成高精度多路同步数据采集卡的过程,并给出了相应的前端电路和FPGA的控制流程。数据采集卡通过USB协议进行数据传输,增加了数据传输的有效性和采集卡的通用性。ADS8364可以进行6通道高精度的数据采集,符合大部分的数据采集要求。通过运用FPGA对数据采样,传输等进行控制,并在传输过程中进行一些基本的数据处理。     

基于LPC2131和IA4421的无线数据采集系统设计

设计了一种新型的无线数据采集系统。该系统由下位机、上位机和PC机3部分组成,采用LPC2131ARM7微控制器作为下位机和上位机的主控制器;无线收发电路工作频率为433MHz,发射功率为5dBm,接收灵敏度为一100dBm,无线数据传输速率为9600bps;具有8路10位和2路16位A／D转换通道。介绍了下位机和上位机的电路结构、数据采集处理程序和无线数据收发程序的流程图、数据存储程序和PC机程序的编写方法。该系统适合工业控制和医疗系统等无线数据采集与传输的应用。     

基于DSP和CPLD的低功耗多路数据处理系统设计

本文介绍了一种基于DSP和CPLD的低功耗多路数据采集处理系统。整个系统由DSP和CPLD动态地设置A/D采样通道,控制6路16位高精度A/D转换器ADS7805的启动和停止。由DSP对采样数据进行读取和处理。     

基于FPGA的智能变送器的设计与实现

根据工业应用的实际需要以及网络通信发展的功能要求,提出了基于FPGA智能变送器控制系统的总体方案,设计了以XILINX公司的Spartan3系列XC3S4005PQ208C可编程逻辑器件为主控制器、DM9000A为以太网通信接口、SJA1000为CAN控制器的硬件系统,并给出了系统软件流程图,重点论述了数据采集和数据模拟输出控制电路的FPGA实现,结合ISE10.1设计软件给出了A/D、D/A的仿真结果。     

基于OMAP-L138平台多通道手持频谱分析仪研究

针对部分特殊场合对频谱分析仪使用需要多通道、便携等需求,设计了一种通道数最多支持64通道的手持多通道频谱分析仪。该频谱分析仪以美国德州仪器公司推出的DSP＋ARM双核CPU芯片OMAP—L138为平台,采用多通道A／D转换器进行数据采集,使用QT开发GUI界面对系统进行控制和数据显示,能实现频谱分析、失真测量、信号采集、多通道数据对比分析等功能。测试结果表明：本设计能完成信号采集及频谱分析功能,并拥有较小的采集频率误差,误差值≤1％。     

基于ARM和CPLD的虚拟数字存储示波器研究与设汁

文章基于ARM与CPLD技术设计了一种虚拟数字存储示波器.以S3C2410和EPM7128为控制器,采用高速A/D转换芯片AD9283设计数据采集卡.采用USB总线实现数据采集卡和PC机通信,基于Lab-VIEW开发虚拟示波器的控制面板及应用程序.该虚拟示波器具有数据采集,波形显示、频谱分析、数据存储与回放等功能.     

用FIFO实现超声测厚系统A/D与ARM接口设计

在基于ARM的超声波测厚系统中,ARM处理器的数据接收能力往往与A/D芯片的工作速率不匹配,为避免有效数据丢失,提高系统工作效率,用FIFO作为高速A/D与ARM处理器之间的中转接口会得到很好的效果。这里以FIFO存储器CY7C4261作为中转器件实现了A/D芯片AD9283与ARM处理器S3C2410的接口设计,并叙述了数据从A/D芯片到ARM的整个数据采集过程。该接口电路用FIFO实现了超声测厚系统中A/D与ARM之间的无缝连接,提高了系统测厚精度。它的电路简单,调试方便,具有较高的应用价值。