基于USB3.0主模式高速接口卡设计

针对现行USB2.0接口已不能满足现代大容量数据高速度传输需求,提出一种基于USB3.0和FPGA的高速传输的解决方案;该方案通过配置可编程接口把EZ-USB FX3设置成master主模式,优化DMA数据传输通道,实现了电脑与接口卡之间数据高速传输;文章详细地介绍如何提高传输速度的方法,经实际传输测试,该接口卡能在传输速率高达350 Mbyte/s依然能保持正确无误的高速传输.     

基于异构多核运动控制器的高速接口设计

随着制造领域对嵌入式运动控制系统应用范围的扩大,基于异构多核的嵌入式控制器必为重要发展方向之一。首先说明异构多核控制器取得成效,以及现有控制器在数据通信接口方面存在缺陷。本设计运动控制器以异构处理器——OMAPL138+FPGA为核心,OMAPL138内部集成ARM9和DSP C6748处理器核。ARM9内嵌Liunx操作系统,以增强控制器多任务协调能力;DSP不运行操作系统,可保证运算实时性。重点阐述ARM与DSP、DSP与FPGA以及控制器与PC之间通信的高速接口设计和固件设计。通过实验表明:该运动控制器数据交换速率高,吞吐量大,稳定性高,为异构多核控制器高速通信接口提供参考。     

一种基于FPGA的DisplayPort高速接口设计

目前各大电视、显示器厂商的DisplayPort高速接口方案主要是采用基于台湾晨星或者ST等DisplayPort处理芯片设计的,而采用该方案若需要增加新的图像数据传输功能或者改变某一项性能却显得尤为困难。本文采用基于FPGA的DisplayPort高速接口设计方案,即利用FPGA将设计DisplayPort的高速接收接口与发送接口,实现将一幅分辨率为3840×2160的4K图像信号通过DisplayPort接口接收,并将图像数据通过DDR3控制模块保存到SDRAM芯片中,最终从DisplayPort接口的发送端发送到高清4K高清显示器进行显示。本文详细介绍了DisplayPort数据处理硬件电路过程,并介绍了FPGA的DDR3设计及DisplayPort接口程序设计流程,最后通过试验验证设计的正确性。     

基于PCIe Gen5的低成本Coupon设计

数字技术发展日新月异,新一代服务器产品中,PCIe Gen5信号速率已经达到32 Gb/s,为了确保其信号完整性设计,单板损耗监控必不可少,优良的Coupon设计因此显得尤为重要。传统Coupon多采用Litek探头技术,以折线方式布线,尽管技术成熟,但存在占用空间大,数据稳定性差等问题。从产品设计的低成本需求出发,对PCIe Gen5信号的低成本Coupon设计展开研究,结合差分绕线理论分析以及仿真数据,对几种不同绕线方式进行分析对比,选择了一种低空间占有率且高可靠性的Coupon布线方式,并对测试治具进行了改进。实验结果 表明,提出的Coupon设计方法不仅比传统方法占用空间少,而且数据稳定性更高,更加有利于Coupon的低成本、高可靠性设计。     

基于以太网的ARINC429总线高速接口板的设计

ARINC429总线规范,是专为航空电子系统通信规定的航空工业标准,大多数的ARINC429总线计算机测试系统,都采用PCI总线实现计算机与ARINC429总线接口的连接,使用灵活性差;本文采用32位微控制器MC68332和16位的DSP(TMS320LF2407),以及TCP/IP协议,设计了一种基于以太网的ARINC429总线接口板;给出了系统的整体构成及原理,重点阐述了以太网接口与ARINC429总线接口的软硬件设计及实现。试验表明该接口板数据传输稳定,具有应用灵活、易于扩展等优点,在ARINC429总线的测试方面具有广阔的应用前景。     

基于FPGA的PCIe总线接口的DMA传输设计

串行的PCIe接口是第3代I/O互连标准,具有高速率和高带宽等特点,克服了传统PCI总线在系统带宽、传输速度等方面的固有缺陷,具有很好的应用前景;本设计使用Altera公司FPGA提供的PCIe IP硬核提出了一种实现PCIe接口的方法,并针对其高带宽的优势,设计了PCIe总线的高速DMA数据传输方案;利用自行开发的PCIe接口板,在QuartusⅡ11.0开发环境下进行SignalTapⅡ在线仿真并实际传输验证,DMA传输带宽在500MB/s以上,表明该设计方案可以满足PCIe总线传输带宽的要求。     

应用于工业长距离实时控制的高速接口设计

工业实时控制中大量的数据传输和远端控制对数据传输速度提出了极高的要求,本文提出了一种以高速串／并转换器件ＩＭＳ Ｃ０１１为核心的可满足工业实时控制的高速接口电路,数据传输速率在使用光缆时可达２０Ｍｂｉｔｓ／Ｓｅｃ,本文以此接口电路为依据,实现了工业两相流测量过程层析成象系统（电阻层析成象系统和电磁层析成象系统）的连续控制和数据采集,获得较高的数据采集速率。     

基于CY7C68013A的USB2.0高速接口设计

为了充分利用USB2.0的带宽,解决数据传输时存在的速度瓶颈问题,提出了一种基于CY7C68013A的USB2.0高速接口设计方法。采用CY7C68013A的SLAVE FIFO工作模式,芯片内部CPU不参与数据传输,FPGA设计的外部控制电路直接读写芯片内部FIFO,有效避免了内部CPU参与数据传输时带来的时间开销,从而提高了传输速度。     

基于PCIe总线接口的EtherCAT从站网卡设计

在基于EtherCAT总线的集散式数据采集系统中,针对测量仪器的高速实时采集需求,设计了一款基于PCIe接口的EtherCAT从站网卡;该网卡将不含网络接口的工控机直接接入EtherCAT网络,从而为浪高、流速、浮体六自由度等物理量的高速实时采集提供了一种简便灵活的实现途径;文中首先介绍了从站网卡的总体结构,接着从硬件和软件两部分详细给出了从站网卡的设计思路,最后通过实验验证了所提方案的有效性;试验结果表明,该从站网卡完全满足对数据传输的实时性、同步性、速度和准确性的要求。     

基于PCIe总线的卫星导航信号传输系统设计

为了满足高精度软件接收机对卫星导航中频信号传输系统的新要求,设计了一种基于PCIe总线的传输系统.该系统以Virtex-5 FPGA为核心控制器件,以DMA方式通过4通道PCIe接口传输导航卫星数据.详细介绍传输系统AD模块、DMA控制模块、中断模块等核心模块的FPGA实现方法.经过测试与验证,系统读写速率分别达到了800 MB/s和650 MB/s,可以满足不同层次导航软件接收机对原始导航数据的需求.     

Xilinx PCI-Express核总线接口设计与实现

介绍了基于PCI-Express总线的DMA硬件设计,并运用硬件描述语言Verilog HDL对其实现。使用Xilinx公司Virtex-5系列FPGA对该设计进行了验证。结果表明,该设计能满足实际应用对可读性、可靠性及高效性的要求。     

基于PCIe的多路传输系统的DMA控制器设计

为了避免PCIe传输过程中PIO写延时、主机与嵌入式处理系统交互次数过多等问题对于传输带宽的影响,设计了一种基于命令缓冲机制的直接存储访问（DMA）控制器以提高传输带宽利用率。采用FPGA端内部设置命令缓冲区的方式,使得DMA控制器可以缓存PC端的数据传输请求,FPGA根据自身需求动态地访问PC端存储空间,增强了传输灵活性;同时,提出一种动态拼接的DMA调度方法,通过合并相邻存储区访问请求的方式,进一步减少主机与硬件的交互次数和中断产生次数。系统传输速率测试实验中,DMA写最高速率可达1631 MB/s,DMA读最高速率可达1582 MB/s,带宽最大值可达PCIe总线理论带宽值的85.4%;与传统PIO方式的DMA传输方法相比,DMA读带宽提升58%,DMA写带宽提升36%。实验结果表明,本设计能够有效提升DMA传输效率,明显优于PIO方式。     

基于FPGA的DMA方式高速数据采集系统设计

提出了一种基于FPGA的DMA方式高速数据采集系统设计方案.该方案由底层控制器提供精确采样时序,保证ADC器件的采样吞吐;采用支持PCI协议的DMA方式的数据采集机制,优化数据采集存储及向上位机交互方式,以确保采集数据的高实时性.该方案具有良好的移植性,可应用于采样速率高、数据采集量大、数据实时性要求高的数据采集系统.     

基于PCIe总线的多路实时传输系统设计

针对多路图像数据的传输及处理带宽需求,使用Virtex-6 FPGA设计实现了基于PCIe总线的多路实时传输系统。该系统主要包括仲裁控制多设备对DDR3的访问,采用PCIe Bus Master DMA方式实现与PC之间的高速传输,以及对全双工传输过程中存在的拥堵问题进行优化。实验结果表明,该实时传输系统最高的传输速率可以达到单工写1 632 MB/s,读1 557 MB/s,全双工写1 478 MB/s,读1 439 MB/s,并且性能稳定,完全满足多路图像采集后的高速传输处理需求。     

Linux下基于PCI-E时统卡的驱动程序设计

简要介绍了Linux操作系统和PCI-Express(PCI-E)总线的特点以及Linux设备驱动的作用。以PEX8311时统卡为例,阐述了Linux系统下PCI-E驱动程序开发的流程和技巧,并通过DMA模式测试了驱动程序的可行性。     

基于CPCI总线多DSP系统的高速主机接口设计

CPCI总线是一种成熟全面的计算机总线,通过它主机可以方便地为DSP加载程序,进行调试和监控工作;另外还能在主机和DSP系统间完成高速数据传输工作。本文结合一个已经成功应用的设计,阐述了基于双状态机+Cache结构的主机接口设计,并给出了逻辑框图。利用PLX公司的PCI9656接口芯片,FPGA提供了高达90MB/s的主机访问DSP和SDRAM的速度。     

基于CPCI总线的接口卡设计

针对某弹上记录器的性能测试设计了地面测试设备。由于数据传输速率较快、数据量较大,为了提高测试设备接收、处理数据的能力,研究了基于CPCI总线的接口卡设计,既能实现准确接收,又能高效处理记录器下传的高速数据。经过实际验证,接口卡能够准确接收大量的高速数据,并能通过CPCI总线实时地上传给上位机进行显示和存盘,具有很高的可靠性。     

基于PCIe总线的高速数据采集卡设计与实现

针对高速数据采集系统中对数据实时处理和高速传输的需要,使用Altera公司FPGA提供的PCIeIP硬核设计了一种基于PCIe总线的高速数据采集卡.重点从采集卡整体设计、硬件接口以及软件程序实现等几个方面进行分析阐述,并针对其高带宽的优势,比较详尽地介绍了PCIe总线的高速DMA数据传输状态机的实现方法.在QuartusⅡ11.0开发环境下利用SignalTapⅡ在线调试并进行实际传输验证,测试表明该采集卡的传输速度满足了高速采集领域的要求,并且性能稳定.     

基于状态机的PEX8311的DMA实现

结合PCI-Express的传输特性,分析了PEX8311的DMA传输模式与时序逻辑,通过有限状态机的设计,实现PEX8311的DMA传输。与其他设计相比,利用有限状态机理论设计控制逻辑具有直观、简单、设计流程短等优点,并对状态机进行了Verilog优化设计,使状态机更加稳定。