CUBE：一种可移植的虚拟单处理器实时操作系统

研究适合多处理器阵列信号处理系统使用的实时操作系统对于缩短声呐、雷达等大型电子设备的研制周期和降低研制成本具有重要意义.提出一种具有可移植性的实时操作系统的设计方案,通过对可移植性架构、内核实时性的良好设计以及虚拟单处理器技术,较好地降低了多处理器阵列信号处理系统的应用开发难度.实际性能测试表明该操作系统能够满足实时信号处理的需要.     

基于机群操作系统的并行调试器

并行调试工具的设计,是并行计算环境工具研究开发中的一个突出难点。介绍了一个在曙光3000上实现的并行调试器DCDB3．0。该调试器是未来曙光4000机群操作系统的一部分,是曙光3000上的第1个可运行版本,采用典型的客户／服务器模式。客户端的用户界面可将冗繁的调试信息与操作可视化。客户端可以远离提供服务的大型机,其远程通信依赖的是机群操作系统中的DRPC和任务管理,前者提供远程方法调用,后者使得客户端能够在服务器上启动相应的任务。DCDB3．0的服务器端负责处理调试任务和同客户端进行信息交互。DCDB3．0的功能具有可扩放性,使得可以在此平台上研究一些高级并行调试技术的实现。改进了已有的方式,实现了重放技术,并计划进一步添加其他高级并行调试技术。     

芯片级多线程处理器的操作系统调度研究

随着芯片级多线程（CMT）处理器体系结构的迅速发展,操作系统必须采用新型CMT调度,以发挥其体系结构的性能优势。分析CMT调度面临的问题,通过扩展调度域的层次和结构支持CMT处理器内部的负载均衡,利用协同调度避免cache抖动等问题。采用效率、效率瓦特比和公平性等多种指标对操作系统进行性能评价,证明其性能得到优化。     

基于多虚空间多重映射技术的并行操作系统

高性能计算机系统的可扩展性是系统设计的一大难题,NUMA(non-uniformmemoryarchitecture)结构正是为了解决共享存储体系的可扩展性问题而提出来的.研究和实践表明,整机系统的可扩展性与操作系统的结构有着密切的关系.典型的多处理机操作系统通常采用两种结构,基于共享的单一核心结构以及基于消息的多核心结构.通过分析得出结论认为,这两种结构都不能很好地适应可扩展并行机尤其是NUMA结构并行机的需求.针对存在的问题,提出了新的结构设计思想:多虚空间多重映射与主动消息相结合.测试和运行结果显示,该结构成功地解决了系统的可扩展问题.     

二值图象处理算法的硬件实现

该文介绍了一种高速多功能工值图象处理系统,该系统用硬件电路实现收缩、膨胀、轮廓跟踪和细化这几种二值图象处理方法。系统采用了全硬件逻辑结构,没有CPU参与运算,采用独立时钟,在每个时钟周期内可并行处理若干字节,大大提高了处理速度。该文给出的二值图象处理算法的硬件实现方法不仅使二值图象处理速度发生质的飞跃,而且为图象处理方法的实用化提供了一种新思路。     

A Reconfigurable Parallel Processor with Microprogram Control

This system's microprogrammable features, implemented through a simple data routing scheme, require only about 18 percent of the total number of processing-element gates.     

基于多核处理器的网络内容并行还原系统

研究现有网络信息内容还原系统实现原理及各种改进策略。根据现有网络信息内容还原系统未充分利用运算资源以及当前多核处理器高度普及的现状,提出基于多核处理器的网络信息内容并行还原系统,将高流量数据包分流到多个处理进程,利用多核处理器的运算资源,从而达到在不添加额外硬件资源的情况下提高处理能力的目的。实验结果表明,该系统可以有效提高网络信息内容还原系统的处理流量。     

Processor Efficient Parallel Matching

In this paper we consider the problem of finding perfect matchings in parallel. We present a RNC algorithm with almost optimal work with respect to sequential algorithms, i.e., it uses O(n ^ω ) processors, where ω is the matrix multiplication exponent. Our algorithm is based on an RNC algorithm for computing determinant of a degree one polynomial matrix which is of independent interest. Research supported by KBN grant 1P03A01830.     

面向SPARC处理器架构的操作系统异常管理验证

航天器等安全关键系统是典型的嵌入式系统,具有多任务并发、中断频发等特点,操作系统是其最基础的软件,构建一个正确的操作系统是保障航天器系统高可信运行的关键.异常管理作为操作系统最底层的功能负责引导系统控制流的突变来响应处理器状态中的某些变化,异常管理的正确性是整个操作系统正确性的基础.本文提出了一种基于Hoare-logic的验证框架,用于证明面向SPARC处理器架构操作系统异常管理的正确性,特别针对多任务并发和中断频发实时操作系统异常嵌套与异常中发生任务切换的情况,将异常管理划分为五个阶段进行全面的形式化建模,并且在Coq证明定理辅助工具中实现了此框架.基于该框架验证了我国北斗三号在轨实际应用的航天器嵌入式实时操作系统SpaceOS异常管理功能的正确性.     

雷达信号处理机并行自动测试系统设计

为了测试和评价某型雷达信号处理机的功能与性能,提供了一种以PCI总线为基础,结合虚拟仪器、数据库和直接数字频率合成等技术的多机并行自动测试系统设计,实现了为雷达信号处理机提供雷达回波模拟、高稳定度ADC采集时钟和多通道多类型信号输入,重点完成对雷达信号处理机多类型通讯总线测试和关键性能实时检测与分析,结合典型产品定量给出测试结果并分析,验证了测试系统的有效性。     

基于并行PC结构的操作系统模型研究

1.引言并行PC是针对未来高端个人机、工作站设计的,面向实时多媒体应用的新型计算机体系结构。传统计算机采用总线结构,以主存为中心,采用集中式控制策略,其缺陷在于总线结构形成通信瓶颈,集中式控制造成控制瓶颈,成为限制计算机性能进一步提高的障碍。并行PC是针对传统计算机结构的缺陷,综合考虑     

大规模并行操作系统研究

通过对大规模并行超级计算机模拟器上运行的操作系统进行分析,发现超级计算机内部计算节点、I/O节点和服务节点对操作系统各模块的需求是不同的,一个通用的操作系统无法满足不同类型节点的需求。提出了一种轻核心结构的操作系统并在模拟器上实现了原型系统SandOS,它包括计算节点轻核心SandPOS、I/O节点操作系统FileServer和服务节点操作系统MonitorServer。对计算节点轻核心SandPOS与通用的操作系统在内存开销、调度效率、运行效率、页表管理等方面的性能进行了分析对比,结果显示出超大规模并行系统中,SandOS比通用的操作系统具有更好的执行效率。     

一种异构多核处理器嵌入式实时操作系统构架设计

由于异构多核处理器和多处理器系统及同构多核处理器的构架存在很大差别,应用于多处理器系统的分布式结构以及应用于同构多核系统的主从式结构操作系统不能解决异构多核处理器的实时调度和效率问题。对异构多核处理器的特点及发展趋势进行了研究,提出了一种适用异构多核处理器的多主模式实时操作系统构架。这种构架将通信总线中的多主模式引入多核操作系统构架中,采用对称式结构及组件模式设计操作系统模型,使多核处理器中每个内核都可以作为主核实现对资源、任务的实时管理,提高系统性能,同时可以解决主从式操作系统存在的由于处理器核增多而带来的主内核不能满足系统性能要求的瓶颈问题。通过这种单一构架模型可以进行灵活配置,以适应不同结构及功能要求的处理器内核,降低操作系统开发难度。     

ARINC653分区操作系统多核处理器任务调度设计

航空电子架构综合模块化航空电子（Integrated Modular Avionic,IMA）已成为主流航空电子系统,ARINC653作为航空电子设备IMA架构的标准应用接口,符合ARINC653标准的分区实时调度算法成为了航空电子系统领域研究的重点.多数分区实时调度算法针对的是单核处理器.如何在多核处理器环境中对任务进行高效的调度成为ARINC653多核任务调度的关键问题,本文提出一种基于多核负载比例轮转的调度方法,该方法以任务的负载比例计算任务权值,完成任务在多核处理器上的调度,从而满足多核分区操作系统的实时性要求.仿真实验表明该方法是可行且高效的.     

PRIP – A Parallel Raster Image Processor

Like colour video displays and laser printers, laser photoplotters are raster scan devices. For such devices, the pixel stream representing the image must be generated in real time, and in the (scan line) order required. However, the typical size of the images photoplotters produce is an order of magnitude higher than that of video displays and laser printers, precluding the use of full-size bitmap memories. These requirements pose particular implementation problems for the raster image processor generating the pixel stream. The parallel RIP system presented here is aimed at high-resolution laser photoplotters, and features a largely scalable performance ranging from 40 to several hundred megapixels per second. It is built with standard components such as graphics microprocessors and VRAM memories. Its architecture is that of a distributed memory multiprocessor system with a global ring-like topology. And most importantly, it can be programmed using the traditional sequential programming paradigm. Only minor additions are needed to sequential graphical algorithms to be executable on the system with an arbitrary number of processors. A prototype 8-processor PRIP system has been built and tested generating printed circuit board images for a direct imaging photoplotter. The prototype exhibits a near-linear speedup with respect to a monoprocessor solution. Architectural simulations indicate that the system can be expanded to well over 10 processors.     

一种基于互联处理器网络的并行分类算法

文中提出一个IPBPS(Interconnected Processor-Based Parallel Sorting)并行分类算法，运行在由独立处理器构成的计算机网络上，以解决网络分布式数据库的分类计算问题。基于并行算法应与并行计算的拓扑结构相匹配的思想，设计了一种旨在减小处理器间通信开销的网络结构。在此并行计算环境中，每个处理器执行同样的程序，计算负载均匀分布在每个处理器中，具有较高的加速比。同时，这种基本的处理器互联结构可灵活扩展，且随着网络的扩大，算法的并行加速比更高。     

基于FPGA和多DSP的多总线并行处理器设计

设计了一种用于目标识别与定位的基于FPGA和多DSP的多总线并行处理器,其特征在于将FPGA作为系统数据缓存、通信与控制中枢,以此为核心,通过数据与控制总线联接端口控制CPLD芯片,通过EMIF总线分别联接DSP(A)、DSP(B)和DSP(C)处理芯片;端口控制CPLD芯片的输入端联接多路并行ADC模数转换芯片,输出端口联接LCD输出显示模块;有源晶体振荡器与FP-GA芯片联接,FPGA芯片将有源晶体振荡器分为4路时钟信号输出,分别输出到CPLD和3片DSP芯片;设计改进了传统采用单DSP搭建信号处理器模式,实际测试的系统内部数据传输速度达到100M,系统最大处理能力可以达到7200MIPS,具有功能强、性能指标高、结构紧凑的优点。     

μC/OS-Ⅱ操作系统在ARM处理器上的移植

当前嵌入式实时操作系统（RTOS）的使用使得实时应用程序的设计和扩展变得容易，不需大改动就可增加新的功能，对时间要求苛刻的事件能快捷、有效地处理。通过有效的系统服务，RTOS使得资源得到更好利用。μC／OS-Ⅱ是一个基于优先级的抢占式实时内核的实时操作系统，程序可读性强，移植性好，代码固定，可裁剪，非常灵活，源码公开，所以得到了广泛应用。介绍了μC／OS-Ⅱ内核的特点、工作原理；通过实验将其在ARM处理器上移植，证明了其较好的移植性。     

面向申威众核处理器的并行SaNSDE算法

演化算法作为解决大规模优化问题的重要方法,被广泛应用于机器学习、过程控制、工程优化、管理科学和社会科学等领域.然而在求解高维度、高计算密度问题时,程序性能很难得到保证.在高性能计算机上实现并行化是问题的一个热门解决方案.针对申威众核处理器的硬件特征,提出了采用二级并行策略的自适应邻域搜索的差分进化算法(SaNSDE)....