方块电阻测试中的有限元理论

介绍了用有限元方法计算半导体方块电阻四探针测试中二维点电流势场的模型并且证明了其正确性，由于有限元方法对边界没有限制，该方法为方块电阻测试中精确确定边界修正系数，更重要的是为微样品测试结构确定提供直接明了的理论依据。     

离子注入的方块电阻规范

本文给出了制备离子注入的规范参考样品（SRM）的方法。这将为离子注入设备及测试设备的检测和验证提供可靠的手段，规范参考样品应该是硅片，硅片经由特定的杂质，确定的能量和剂量注入，且其平均方块电阻和均匀性都有明确的说明。这里提到的规范阐明了许多协作组织的工作经验，同时回顾了已往的研究成果。并考虑来自注入机厂商和使用厂家的结果。最后给出了在工艺过程中对各种重要参数起关键作用的灵敏度曲线的制备方法。     

大圆片样品方块电阻测试及径向等高线图的绘制

本文用微机控制四探针测试系统,按着分区等差方法计算的连续点,描绘出半导体大圆片样品方块电阻的径向等高线图.     

薄层方块电阻宽电极测试方法

设计一种用宽电极测试薄层方块电阻的方法,给出理论分析和实验结果,该方法可以作为对四探针方块电阻测试仪进行校对的原始方法．也可以开发为一个大学物理设计性实验。     

交/直流薄膜方块电阻测试系统设计与分析

四探针法测量薄膜方块电阻具有测量精度高、稳定性好等优点,被广泛应用于薄膜器件制备、半导体微区掺杂等领域.为了提高薄膜方块电阻的测试速度及精度,以改进的范德堡法原理为基础,采用压控电流源方式输出稳定的电流,利用LabVIEW软件搭建了一套能使用交/直流测量薄膜方块电阻的测试系统.为了验证该测试系统的合理性及测试速度,选取Pt金属薄膜作为被测样品进行方块电阻的测量.测试结果表明,直流法和交流法都能精确测量薄膜方块电阻,直流法和交流法的单次测试时间分别为0.378 s和0.317 s,系统的测试速度优于商用280SI半导体设备.交流法测试Pt金属薄膜方块电阻的抗干扰能力比直流法强.该系统为被测样品选取合适的测试电流和测试方法提供了参考,对薄膜样品进行变温电阻率连续测量具有重要意义.     

无测试图形薄层电阻测试仪及探针定位

研制出检测ULSI芯片的薄层电阻测试仪,可用于测试无图形样片电阻率的均匀性,用斜置的方形四探针法,经显微镜、摄像头及通信口接入计算机,从计算机显示器观察,用程序及伺服电机控制平台和探针移动,使探针处于规定的位置,实现自动调整、测试;对测试系统中的探针游移造成的定位误差进行分析,推导出探针游移产生误差的计算公式,绘制了理论及实测误差分布图;测出无图形100mm样品电阻率,并绘制成等值线Mapping图.     

无测试图形薄层电阻测试仪及探针定位

研制出检测U L SI芯片的薄层电阻测试仪,可用于测试无图形样片电阻率的均匀性,用斜置的方形四探针法,经显微镜、摄像头及通信口接入计算机,从计算机显示器观察,用程序及伺服电机控制平台和探针移动,使探针处于规定的位置,实现自动调整、测试;对测试系统中的探针游移造成的定位误差进行分析,推导出探针游移产生误差的计算公式,绘制了理论及实测误差分布图;测出无图形10 0 m m样品电阻率,并绘制成等值线Mapping图.     

两种薄层电阻测试系统探针游移误差的对比分析

从理论上分析方形四探针和直线四探针薄层电阻测试方法中探针游移所造成的系统偏差,推导出计算游移偏差的公式,并作图展示探针游移后的电阻与理想值之比的分布情况,分析了两种四探针测试方法出现最大误差的情况。用方形四探针测试方法不仅比普通直线四探针测试方法所测量的微区小,而且方形四探针测量的游移偏差小于直线四探针测量所产生的偏差。经试验发现,实际测试过程中,方形四探针只要在合理压力范围内,探针游移完全在合理范围内,能够保证测试的准确性。     

方块电阻阶梯分布的模式控制液晶透镜的仿真

为了解决传统模式控制型液晶透镜折射率分布偏离理想抛物面的问题,提出了高阻层的方块电阻阶梯分布的模式控制液晶透镜的设计方案。采用模式控制型液晶透镜的电阻-电容等效电路模型,对该设计方案的液晶透镜折射率分布进行仿真研究。将方块电阻等距分为不同阶梯数量,计算了液晶透镜折射率分布与理想折射率分布的偏差,得到不同焦距情况下的最小分段数量。研究了方块电阻阶梯分布固定条件下,改变驱动电压和频率调节液晶透镜焦距时,液晶透镜折射率分布与理想分布的偏差,得到了液晶透镜焦距在280mm至无穷远范围变化的方块电阻分布方式。     

pH对化学镀镍-磷法制作的埋嵌电阻方块电阻影响的研究

文章主要介绍了pH对通过化学镀镍-磷法制作埋嵌电阻时镍-磷合金层方块电阻的影响。在温度相同的条件下,当镀液的pH不同时,探究了两种基材表面上镍-磷合金层方块电阻与反应时间的关系,并分析了适合用于制作埋嵌电阻的镍-磷合金层方块电阻值,以及最佳的化学镀镍-磷反应pH值。从实验结果可知,当反应时间相同时,随着pH的减小两种基材表面上镍-磷合金层的方块电阻将会逐渐大;适合用于埋嵌电阻制作的化学镀镍-磷反应pH为3.4~3.7,反应时间为3min~8min,方块电阻为15Ω/□～200Ω/□。     

Four-point probe characterization of 4H silicon carbide

We report on four-point probe measurements on SiC wafers as such measurements give erratic data. Current-voltage measurements on n-type SiC wafers doped to 3 × 10¹⁸ cm⁻³ are non-linear and single probe I-V measurements are symmetrical for positive and negative voltages. For comparison, similar measurements of p-type Si doped to 5 × 10¹⁴ cm⁻³ gave linear I-V, well-defined sheet resistance and the single probe I-V curves were asymmetrical indicating typical Schottky diode behavior. We believe that the reason for the non-linearity in four-point probe measurements on SiC is the high contact resistance. Calculations predict the contact resistance of SiC to be approximately 10¹² Ω which is of the order of the input resistance of the voltmeter in our four-point probe measurements. There was almost no change in two-probe I-V curves when the spacing between the probes was changed from 1 mm to 2 cm, further supporting the idea that the I-V characteristics are dominated by the contact resistance.     

电阻率两种测试方法间几何效应修正的相关性

根据有限厚度样品体电阻率和薄层电阻两种测试方法间的厚度修正系数的相关性,论证了其边缘效应修正系数具有一一对应的严格的相等性。通过实验予以证明,并可将这一结论应用于非圆心点测试。     

半导体四探针测试仪新型恒流源的开发

首先根据四探针测试理论,阐述了恒流源电路在四探针测试仪中的重要性,给出了对恒流源的基本要求。然后介绍了我们在开发前期实验过的2种恒流源电路,它们分别是级联型镜象电流源电路和电压-电流转换电路。最后介绍了我们实际采用的直接利用反馈运放输出恒流的电路。对每种电路都给出了原理图、电流计算公式和性能分析。     

薄层电阻标样及Mapping在IC制造中的应用研究

提出对集成电路在线监控中使用相关薄层电阻标样的必要性和重要性。着重介绍了薄层电阻标样和 Mapping技术在验证仪器各档测量薄层电阻误差 ,对外延生长工艺监控 ,判断离子注入退火后薄层电阻均匀性差的原因 ,监视扩散炉内部温度与气流对扩散影响和监控溅射铝层厚度质量等应用。     

微区电阻测试方法及新测试仪研制

文章对国内外开展微区薄层电阻测试的方法进行了综述，特别对改进范德堡四探针技术方法的测试原理、测试过程与测试结果进行了论述与分析，对微区电阻测试方法的进一步发展提出了一种可操作的方法，并研制出新型四探针测试样机。     

Effect of heat transfer on the C49–C54 phase transformation in TiSi2 thin film

In this paper, the effect of heat transfer on the C49–C54 phase transformation in TiSi₂ thin film was investigated for the first time. Variation of the height of the chamber in the furnace during the annealing process was found to affect the sheet resistance (Rs) value of TiSi₂. By employing a moderate height of the annealing chamber, which makes it possible for the gas molecules inside to be more turbulent, the reduction of Rs can be achieved. From the standpoint of heat transfer theory, it has been proved in this paper that the enhancement of the thermal energy exchange between the wafer and the surrounding ambient contributes to the low resistivity C54 phase formation.     

Salicides: materials, scaling and manufacturability issues for future integrated circuits (invited)

In this paper we present an overview of the development of advanced salicide processes at Texas Instruments, addressing both Ti and Co salicides. Scaling issues, such as sheet resistance of deep sub-micron structures for Ti salicide and diode leakage on shallow junctions for Co salicide, are discussed, as well as processes developed to overcome these issues. The key material aspects controlling these variables are reviewed, such as Ti silicide phase formation and transformations and mechanisms of direct formation of C54 TiSi₂, which control sheet resistance, and silicide–silicon interface characteristics for Co salicide, impacting diode leakage. Implementation and manufacturability aspects are also discussed. We present advanced Ti and Co salicide processes with manufacturing and high yield capability demonstrated for sub-0.25 μm CMOS technologies. Process modifications that extend the applicability of these salicides to 0.1 μm CMOS are also presented.     

超薄SOI应用SALICIDE技术的薄膜厚度优化研究

在ＳＯＩ材料上采用钴自对准硅化物技术，研究了减薄后的ＳＯＩ上钴溅射厚度的优化问题，着重分析了在硅膜厚度一定时钴膜厚度改变、钴膜厚度不变而硅膜厚度变化对硅化物形成后薄层电阻的影响。实验表明，采用Ｔｃｏ：Ｔｓｉ≈１：３．６的近似方法优化钴度膜厚度，会得到薄层电阻最低的硅化接触，改善其接触特性。     

微处理器在微区薄层电阻测试Mapping技术中的应用

利用微区薄层电阻测试的一种斜置四探针新方法，将扩散微区薄层电阻测试结果绘成全片的灰度图，这种Ｍａｐｐｉｎｇ技术十分有利于评价材料的质量，在测试过程中应生处理器，可立即数字显示相应的测量电压及微区的薄层电阻，加快计算速度并有利于控制探针的合适位置。     

Thickness scaling issues of Ni silicide

Ni silicidation processes without a capping layer and with a TiN capping layer are studied from the point of view of process window, morphology of the resulting silicide, and mechanisms of degradation at higher temperatures. The thermal stability of NiSi films on As- and on B-doped (100) Si substrates was investigated for Ni film thicknesses ranging from 5 to 30 nm. While agglomeration was the mechanism of degradation for the thin films, both morphological changes and transformation to NiSi₂ were possible for thicker films depending on anneal temperature and time. Activation energy of 2.5 eV for NiSi on n+ (100) Si and p+ (100) Si was determined for the process of morphological degradation. The measured temperature and time dependences for the thermal degradation of NiSi films suggest that the activation energy for transformation to NiSi₂ is higher than for morphological degradation.