高集成度70兆静态移位寄存器

最近几年期间,LSI 双极型存储器的领域,已经蓬勃开展起来。最显著的发展是集成密度的提高。1969年已报导,单元密度静态存储器为74单元/毫米~2,动态存储器为144单元/毫米~2。这些指标敌得过 MOS 存储器的最高单元密度,静态 MOS 存储器为53单元/毫米~2,动态 MOS 存储器大约为180单元/毫米~2。另一个重要发展是功耗大大降低。     

超高速4K单元NMOS随机存储器(MB 8211)

MOS随机存储器(RAM)作为电子计算机主存储器而大量需要的情况下,近几年来在高速化和高集成化方面部取得了很显著的进展。在高速化方面1K单元/芯片的取数时间为50～100毫微秒,在高集成化方面4K单元/芯片的MOS RAM都已进入了商品化阶段, 现在已有10余家半导体公司出售或者发表了有关4K单元RAM,其中大多数的取数时间是在300～600毫微秒的中低速范围内,目前,主要重点是放在大容量和低价格方面。然而,看来象1K单元MOS存储器那样,4K单元存储器显然也逐渐地向高速化方面前进,作为     

N 沟 E\DMOS 电路

一、序言在大规模集成电路发展史上,MOS 电路一直起主导作用。最先发展的是 PMOS 工艺,1969年已投入生产。但 P 沟电路的载流子迁移率较小,速度较低。n 沟 MOS 工艺,突破了 PMOS 速度的限制,制造出了速度较快的存储器和微处理机。1972年开始批量生产 n 沟硅栅 E/E 型电路(负载 MOS 管为增强型器件)。1974年又采用速度更高的 n 沟硅栅E/D 型(负载 MOS 管为耗尽型器件)电路,其典型产品如2115 1K 静态 RAM,Motorola 公     

高密度静态ESFI MOS记忆单元

去除触发器中的跨接和用二极管来选择单元,减小了静态MOS记忆单元的面积。这种单元具有互补晶体管、二极管和高额定值负载电阻,已用绝缘衬底上外延硅膜工艺(ESFI)实现;单元面积可以小到1500微米~2(2.4密耳~2),是到目前为止已知道的面积最小的静态MOS记忆单元。本文将讨论这种记忆单元的静态和动态特性,以及在大规模集成电路中的性能;为此目的,已在3.5×4.2毫米(140×170密耳)的面积上,做成了带有简单译码和读出电路的4096位的探索性存贮器。考虑所测量的数据,ESFI MOS存贮电路比动态MOS存贮器,在速度和功耗方面都显示出更好的性能,但其主要的优点是静态工作方式。     

MCM7001型N-沟道MOS随机存储器——为微型信息处理机存储器设计提供新的可能性

1.MCM7001超高速MOS随机存储器 a.主要特点 MCM7001是1024字×1位(容量1K单元)的随机存储器(RAM),图1给出MCM 存储器所要求的主要功耗仅当芯选信号(CS)为高电平时才需要。在这一点上即使大的存储器系统中,其功耗也不会比被选的几个存储器大,实际上所选的存储器数量总和字长相适应的。因此,在大的存储器系统中就不存7001的逻辑图。其最大取数时间只有55毫微秒,它比同样规摸的其它MOS或双极型存储器(包括ECL双极型存储器)都快。与其它类型存储器相比,MOS器件的低功耗以及高速度成为其突出优点。表1给出三种不同类型1K单元存储器每位的功耗,取数时间及其乘积(速度-功耗积)。     

一种称为SIMOS的新型n沟道单管EAROM单元技术

本文描述一种新的非易失性电荷存储器件的结构和工艺。叠栅注入MOS(SIMOS)器件是一种控制栅叠在浮动栅上的n沟道MOS晶体管。在编制程序方式中,用沟道漂移电场加速电子使其能量大到足以克服Si-SiO_2界面的势垒高度,电子就注入到浮动栅。由于程序编制用沟道注入机构来完成,故要求沟道长度小于4μm。用自对准工艺能把这个条件同叠栅概念结合起来,自对准工艺用一道光刻工序确定两个多晶硅栅。用自对准工艺可以实现单管的EPROM单元和单管的EAROM单元。二种不同型式的单管存储单元的基本结构分别为SIMOS晶体管和SIMOS四极管。本文详细地描述了这二种不同的SIMOS器件的工艺并报导了有关电荷积累、清除及电荷保持的实验结果。     

电荷泵随机存储器

用MOS管作为负载电阻的缺点是,要获得低的维持功耗,必须是一个很高的电阻,而这就要求器件面积很大。在动态存储器里通过取消负载电阻来避开这个问题,单元的状态依靠寄生的结点电容的瞬态作用暂时保留着,直到数据再生周期时再重新建立。用这种方法获得高单元密度是以降低操作速度和使电子线路复杂化作为代价的。如果采用电荷泵的方法就可以保留静态存储器简单和高速度性能潜力,并且硅片面积的利用可以与动态单元相比拟。同时维持功耗大大减小。     

4K单元n沟道MOS随机存储器及其应用

本文介绍MIL 公司(微系统国际有限公司)研制的4096单元n 沟道MF 7112型MOS随机存储器(ARM)和用这种组件组装成的256K 位组存储器。在设计这种组件和系统时,应注意的事项如下:(1)从设计到制造和使用时,存储器的半数以上的成本与组件、组装、测试、可靠性以及功耗有关。在力求降低成本的同时,需要组成能满足各种应用且灵活性大的存储器。从这种观点出发,首先采用数据输入,数据输出和地址在时间上分开,用共用总线传送的方式。存储元件具有能满足这种要求的功能时,存储器插件的引线端数减少,组装和连接器的成本下降。这     

单管单元MOS随机存储器的外围电路

采用单管和一个存储电容组成的MOS动态存储器的单元面积可以在2平方密耳以下。有用的读出信号非常小,通常采用平衡读出。在确定总面积、价格、性能和测试难度的时候,这种读出放大器和芯片上除存储矩阵之外的电路就变得越来越重要了。本文讨论了一个实际的4K随机存储器(RAM)设计中所用的一些关键的外围电路,该设计着重考虑了这些因素。在组成所用的读出放大器时,设计了“边缘校验”的可能性,它可以用来测试单元的存储电平和读出放大器的偏移,以此来保证存储器中适当的信号余量。     

一个16K单元动态随机存储器

本文叙述了一个16K 单元动态随机存储器(RAM),所有输入都与 TTL 相容,使用标准的16引线封装。存储单元为单管,单元面积为455μm~2。器件采用常规设计规则的 n-沟道两层多晶硅栅工艺。芯片尺寸为145×234mil~2。每64个存储单元用一个低功耗的读出放大器。采用一种特殊的再生方式,即256个读出放大器同时工作,因此,整个存储器可在64个地址周期内完成再生。     

动态I~2L4K位随机存储器

1975年国际固态线路会议上,仙童公司发表了一个动态I~2L 93481型4K 位随机存储器。它将先进的集成电路工艺等平面隔离与好的集成注入逻辑(I~2L)的单元设计结合起来。其工作功耗为400mW;只需要一种电源+5v(一般MOS 存储器需要三种电源);取数时间为100ns(比通常MOS 存储器快一倍);读写周期为200ns;工作温度范围为0～70℃。93481采用标准16引线双列直插式封装。芯片尺寸仅112密耳×129密耳(2.84mm×3.28mm),比多数MOS 4K 存储器小得多。93481的价格也与4K MOS 存储器相当,因而可作为主存储器使用。     

一个高速16K位n沟道MOS随机存储器

本文介绍一个高速16K位动态MOS随机存储器(RAM)的方案。这个存储器采用了先进的n沟道硅栅MOS工艺(5μm 光刻技术)制成的面积为22×36μm~2的单管单元。设计的主要特点是采用一个具有高速度(读取时间为200ns)和低功耗(400ns 周期内为600mw)的读出线路图。全译码存储器制在5×7mm~2的芯片上,并装配在22引线陶瓷的双列直插式封装内。     

4K MOS动态随机存储器

本文提出了一种4K 动态MOS 随机存储器(RAM)的方案,该方案采用每位三管的单元,其面积小于2密耳~2/位,采用n 沟道硅栅MOS 工艺。芯片只需要一个时钟脉冲,并且内部产生所需的多相时钟脉冲。所有的输入和输出与高电平的时钟脉冲不同,其电平与TTL 相配。     

单管MOS存贮单元的存贮阵列和读出-再生电路

简介——破坏读出单管MOS存贮单元的读数信号随单元面积减小而减小。要达到必要小的单元面积,必需具有大的特殊电容的器件作为存贮电容器,还需要灵敏的再生放大器和补偿噪音的阵列。 对于用硅栅工艺的单元布局设计,存贮电容器建议采用电场感应的非平衡反型层作为一个电极。 提出一个门控触发器作为一个灵敏的再生放大器,它的两个输入结点各连接一条位线。这样得到的对称阵列不但是高度灵敏的(输入电压差的不可辨区大约定晶体管阀值电压的0.3)和与制造工艺参数不相关的,而且容许在触发器的每边用一条假的字线(带有假的存贮单元)进行噪音补偿。 不同的单元和再生电路已经用硅栅工艺实现。面积为1600微米~2(2.6密耳)~2的存贮单元已经成功地进行工作,读/写周期时间为350毫微秒(存贮电容为0.134微微法,每条位线64个单元或每个放大器128个单元的位线电容为0.32微微法)。     

MOS主存储器的设计

本文用FAIRCHILD F16K3DC(16K字×1位/片16腿双列直插式MOS存储器片)设计184计算机的64K字×18位MOS主存储器系统为例,对MOS主存储器与CPU接口、工作方式、动态存储器再生、信息维持、存储板设计以及如何从设计上保证可靠性等问题进行讨论。     

CCD 及其在自动化领域中的应用

电荷耦合器件(简称 CCD),是一种新型的半导体器件。它是一种用电荷来表示不同状态的动态移位寄存器,其电荷信息(少数载流子)的转移是以外加电压在热弛豫期间产生的表面势阱的变化而实现的。其制造工艺仍采用 MOS 半导体光刻技术,制成表面沟道或埋沟道的 CCD 器件(P 型或 N 型)。     

TMS4062型动态存储器的构造原理和应用

前言本文叙述TMS 4062型MOS 存储器的构造和原理,确定了一个容许容量扩展的方法,此外还介绍了一个4K×8位存储器及其读写系统。MOS 存储器的发展已有若干年,存储单元一般由两个负反馈交叉耦合的静态单元(图1a)组成。在这种单元里,两个晶体管中的一个总是通导的,此通导的晶体管便产生功耗。为减少此功耗,最简单的解决方法是利用时钟信号控制每个单元的负载电阻(图1b)。若时     

采用单管单元的高密度存储电路

前言目前单管存储单元是一种最有发展前途的动态存储元件,而且它可以明显地增加单元的密度。在具有高密度的存储器中,不仅要估计到由于工艺不完善而影响成品率,而且也必须仔细地考虑芯片尺寸引起的参数容差。对单管单元的随机存储器来说,为了可靠地鉴别存储在单元中的信息,就需要有灵敏的读出放大器,这种考虑就变成更重要了。因为放大器的性能取决于参数的容差,所以放大器的灵敏度对随机存储器总的成品率影响很大。在简短地描述存储单元后,讨论了不同参数容差对灵敏     

应变Si表面沟道NMOS器件研究

应变MOS器件是在以Si为基础的MOS器件制造过程中引入应变,利用Si和SiGe晶格常数差异产生压应变或张应变,从而提高了载流子迁移率.在性能上,应变MOS器件拥有更高的工作频率、更强的电流驱动能力、更高的增益和更低的功耗;在工艺上,应变Si、应变SiGe工艺技术与普通Si基CMOS工艺兼容性好.本文综合考虑现有工艺条件和工艺复杂性设计了应变Si表面沟道NMOS器件结构,并采用仿真软件ISETCAD,对器件性能进行分析.     

LSI新工艺—H-MOSⅡ静态RAM比双极型器件更富于竞争力

过去十年内,MOS器件力排阻力,向前推进到更高的性能和密度。本文介绍MOS从速度比较慢密度相对低的工艺而发展到在随机存取存贮器中占领先地位的HMOSⅡ工艺。由于诞生了以HMOSⅡ制造的静态RAM,而使n沟道MOS首次达到了比双极型器件更短的存取时间,同时又保持着其低功耗优点及降压工作能力。几年来,MOS LSI已得到许多不同的工