基于DSP/BIOS的多DSP核间通信设计

并行计算是实现高性能计算的一个重要方向,随着信号处理、通信等领域对处理能力需求的不断提升,DSP的并行开发技术也得到了较快发展。多器件并行和片上多核的方法可以有效提高处理性能。多器件并行处理使得核间通信更为复杂。本文分析了DSP内多核间通信机制,提出了一种基于DSP/BIOS的多DSP核间通信机制。     

月度新品总汇

CPU/SoC/MCUHiFi Mini DSP IP核:DSP IP核Tensilica推出较小面积,较低功耗的HiFi Mini DSP内核,该款DSP IP核支持"随时倾听"的语音触发和语音指令功能。这款小面积低功耗的HiFi Mini DSP IP核专为智能手机、平板电脑、家用电器以及车载系统而优化,由此实现终端产品的免提体验。Tensilica优化了其HiFi Mini DSP内核,主要通过两种方式来实现语音触发和语音识别的微型化和低功耗处理。     

600MHz工作的DSP

<正> 得克萨斯仪器公司开发出了具有高速处理能力的3种 DSP 核(C64X)。新产品采用了0.12μm 的 Cu 布线技术,最大工作速度为600MHz,与目前现有的 DSP 相比较,在处理能力上,它是用于通信设备现有 DSP 处理能力的10倍。是用于图象处理/视频图像的15倍。另外,由于功耗减少了1/3,因而沟道密度可以达到最佳化。本产品可用于下一代携带电话用的基地电台和通信设备、图象处理设备等。     

飞思卡尔 DSP加快LTE配置的新性能级别及下一代无线标准

飞思卡尔推出MSC8156处理器是基于SC3850 StarCore DSP新内核技术的6核器件,是基于45nm处理技术的首款DSP产品之一。它提供主流及最新网络配置所要求的灵活性、集成性及经济支付能力,这些网络都基于LTE及其他下一代无线标准。     

基于IXP421的VoIP网关及其性能测评

本文简要介绍了基于IXP421的语音网关的系统结构,以及语音DSP模块的工作原理。系统中没有专用的语音DSP,而是由IXP421的XSCALE核实现。系统软件、应用软件和语音DSP共享CPU时间。语音处理能力会受到编码方式和CPU负荷的制约,因此,本文通过实际系统的测试结果对Intel公司声明的性能指标进行了验证。     

基于DSC的异构双核编程模型

介绍了基于DSC(Digital Signal Controller)的异构双核编程模型。DSC将MCU和DSP进行单片结合,从而既具有MCU的控制灵活性又具有DSP的快速计算能力和高精度处理能力。编程模型针对DSC的异构双核架构提供了核间通信、同步、任务分配的方法。实验证明,DSC较之单MCU能更好地完成复杂的控制任务。     

SPARTAN-DSP填补低成本DSP应用空白

FPGA凭借出色的信号处理能力,在DSP领域已应用颇多,如今不断变化和涌现出的无线通信标准以及视频编解码标准等高端信号处理应用中,FPGA的优势更是得到越来越多的关注与应用。而随着21世纪以来三网合一的市场驱动,算法复杂性的不断提高,数字信号处理需求也在不断发展,传统的DSP芯片对于5GMACS以上的应用,需要多核DSP阵列才能实现。对于高端FPGA和传统DSP芯片之间的鸿沟,亟待一种面向中低端信号处理需求、低成本的数字信号处理解决方案,来满足消费、视频、无线等应用需要。     

雷达信号处理中大数据量FFT的实现研究

根据毫米波雷达信号处理实时性以及大宽带的需求,此次研究使用TMS320C6678多核DSP(TI公司)设计的雷达信号处理系统(DSP+FPGA)可以对大数据量进行多核FFT算法,MATLAB仿真等,同时对FFT算法的精度进行了验证,对大数据量FFT的实现过程给出了相关结论。通过对FFT算法的精度、计算量进行验证与分析有利于为雷达信号处理提供一定的依据,同时说明处理雷达信号大数据量方面多核DSP发挥了关键性作用。     

基于PCI-X核的上位机和DSP通信的设计和实现

文中基于PCI-X核,在FPGA中实现了上位机和DSP的接口设计,包括对DSP的读写访问和DMA数据传输,完成了上位机对DSP的程序加载、监控和高速数据交换,为通用DSP处理板卡的总线设计提供了解决方案。     

视频跟踪算法在Davinci SoC上的实现与优化

本文提出了在最新的DavinciSoC DM6446上实现智能视频跟踪系统的方案。在模板匹配跟踪算法的基础上,多种改进算法来提高跟踪的精确性和鲁棒性。整个系统充分利用DavinciSoC上的ARM核和DSP核的强大处理能力。经过算法优化和编程优化,跟踪算法可以在DSP核上实时跟踪128&#215;128像素的目标。同时,ARM核并行负责视频采集,显示,算法控制,网络传送等任务。测试结果表明,系统可以在目标形变、部分或全部遮挡、背景干扰等情况下也具有较好的性能。     

TMS320C6678多核DSP高可靠数据处理方法

针对高性能数字信号处理器被广泛应用到航天信号处理系统,空天辐照环境的单粒子翻转效应可能造成数字信号处理器（digital signal processing, DSP）电路逻辑功能混乱、计算机指令流发生混乱导致程序“跑飞”或“死机”的问题,提供了一种主从多核DSP高可靠数据处理方法。首先,通过定时器判断计算核是否处理异常;其次,能够在计算核并行处理超时异常时,触发定时器中断对各个计算核进行软复位,恢复系统正常处理。实验表明计算核处理异常导致计算超时,主核可以将计算核从异常状态中恢复正常运行。     

DSP多机通信在软件无线电中的应用

在软件无线电系统中,DSP要处理的数据量较大,处理的实时性要求比较高,目前采用DSP并行处理是提高DSP数据处理能力最切实可行的方法之一。文章详细分析了DSP多通道缓冲串行口McBSP多通道工作方式的特点,提出了一种新的基于McBSP的DSP多机通信设计方案,很大程度上提高了DSP在软件无线电系统中的数据处理能力。     

TMS320C40与ADSP21060浮点DSP器件的应用对比

评价浮点DSP器件的性能常用每秒百万次浮点运算 (MFLOPS)来衡量 ,但这一指标不能与DSP的实际处理速度等同 ,本文通过对TMS32 0C40和ADSP2 1 0 60的核处理器性能、I/O能力、片内存储器大小等在实现数字信号处理任务的差异上的客观的比较 ,供读者在器件选型时参考     

计算高度密集型应用在异构多核DSP上的运行方法研究

研究实现了计算高度密集型应用在异构多核DSP上运行的方法.即利用存储在RISC核外设总线上的FLASH中的应用程序,通过异构多核DSP目标板加电,自动加载到RISC核RAM执行,该应用程序将计算高度密集型应用的DSP程序加载到DSPs核上,并利用RISC核向DSPs核点火执行.主要介绍了异构多核DSP中的RISC核和DSP核的复位、启动方法,DSP核的多种冗余降级工作模式,详细分析了RISC核控制DSP核的原理及操作方法.提出的运行方法完整有效,为相关的研究人员打下了良好的基础.     

ADSL收发信机系统可编程化的实现

本文在简要介绍了ADSL技术的背景后,对在可编程DSP平台上运行ADSL调制解调器所需的处理能力做了详细介绍,从处理能力的角度分析可编程DSP应用于ADSL收发信机的可行性.得出结论,目前的DSP可以满足ADSL调制解调器处理能力的需要,用可编程DSP实现ADSL收发信机系统的功能是十分可行的.     

一种多核DSP的距离多普勒成像设计

距离多普勒算法是合成孔径雷达成像的一种经典方法。随着信号处理性能需求的逐步提高,多核并行处理器已经逐步发展起来,如TI的C6678处理器为8核DSP。在多核DSP实现成像算法时,多核多线程设计、多核任务分配、计算传输平衡等问题是影响性能的关键问题。采用数据并行的方式实现并行设计框架。针对距离多普勒算法的特点,设计收数同时脉压、8核协同处理大点数脉压,以及每个核独立处理小点数任务等多种并行方式。通过基于多核DSP的并行设计,大大提高了距离多普勒算法的处理性能。     

TMS320C40与ADSP21060浮点DSP器件的应用对比

评价浮点DSP器件的性能常用每秒百万次浮点运算（MFLOPS）来衡量，但这一指标不能与DSP的实际处理速度等同，本文通过对TMS320C40和ADSP21060的核处理器性能、I/O能力、片内存储器大小等在实现数字信号处理任务的差异上的客观的比较，供读者的器件选型时参考。     

一种16位定点式DSP核的设计及Modelsim仿真验证

为提高DSP的工作效率,设计了一种4级流水线的16位定点式DSP核.分别从系统及关键模块设计两个方面,介绍了DSP核的具体设计方法,着重分析了流水线的实现方案及DSP核的指令流与数据流,给出了DSP核的完整设计方案.最后给出DSP核支持的指令集,并基于Modelsim仿真环境对指令集进行验证.结果表明,该DSP核能够正确执行各条指令,最高时钟频率为12.5MHz,可在单个机器周期内完成高速运算.     

具有并行指令能力的可配置DSP芯核

设计人员考虑在SoC中使用 嵌入式DSP时至少有三种选择。第一种选择是用通用的固定DSP。第2是选择一种面向应用的DSP，较大型的DSP 供应商已经提供这些产品。第三种解决方案是，越来越多的DSP IP供应商建议利用适于某种特定应用的可配置的DSP芯核。Improv Systems公司生产的DSP芯核结构属于第三种类型，它推出Jazz 2型可配置DSP结构和相应的软件工具。Improv的第二代Jazz DSP芯核试图扩大它的能力达到高端应用，并且进入到更广泛的嵌入式DSP应用。在第一代的Jazz结构中只有32位，而Jazz2结构提供16位的支持，具有更广阔…     

视频处理DSP并行接口的IP核设计

并行接口是我们设计的视频DSP中的一个重要组成部分。本文重点讲述了视频处理DSP并行接口的IP核设计方案、设计中的难点以及问题解决。根据该设计方案使用硬件描述语言（Verilog HDL)和采用自顶向下（TOP-DOWN）的设计方法实现了IP核。