数据全并行FFT处理器的设计

讨论了基4和混和基算法的FFT处理器设计问题，提出的操作数地址映射方法充分利用了FFT算法本身的同址性质，能同时提供蝶形运算所需的4个操作数，具有最大的数据并行性，按照旋转因子存放规则，蝶形运算所需的3个旋转因子地址相同，且寻址方式简单，运算部件采用3个乘法的复数运算算法，有效减少了运算部件的大小，它既可以作基4蝶形运算，也可以同时进行2个基2蝶形运算．采用Altera公司的EP200K400E，工作频率达到89MHz，1024点16位复数FFT需要14．1μs，4096点需要67μs。     

基于FPGA的快速傅立叶变换(FFT)处理器的设计

文章针对目前数字信号处理中大量采用的快速傅立叶变换(FFT)算法采用软件编程来处理的应用现状,在对FFT算法进行分析的基础上,给出了用FPGA(Field Programmable Gate Array)实现的8点32位FFT处理器方案,并得到了系统的仿真结果.最后在Altera公司FLEX10K系列FPGA芯片上成功地实现了综合.     

基2×2FFT的地址映射算法

FFT处理器是根据 FFT运算特点来进行设计的 ,可以充分提高处理效率 ,达到平均每周期完成一个蝶式运算的处理能力 .在这类芯片中 ,需要并行无冲突的数据访问部件来提供蝶式运算所需的多个操作数 .文中对已有的一些算法进行了比较 ,并提出基 2× 2 FFT的并行数据访问算法 ,通过使用 4个存储体 ,它可以同时完成所需的 4个数据的读取或写入操作 .该算法易于用硬件实现 ,其操作数访问地址的产生速度快于已有的算法 .     

大规模集群上多维FFT算法的实现与优化研究

快速傅里叶变换(fast Fourier transform,FFT)是用于计算离散傅里叶变换(discrete Fourier transform,DFT)或其逆运算的快速算法,在工程、科学和数学领域的应用非常广泛,例如信号分解、数字滤波、图像处理等。因此,在实际应用中对FFT算法进行细粒度优化是非常重要的。研究了FFT算法常用的分解策略以及FFT算法在大规模集群系统上的并行实现,并提出了相关的优化策略。在此基础上,对多种FFT算法在不同平台上进行了性能评估,并分析了各算法的实现、优缺点及其在大规模计算时的可扩展性。实验结果表明,相关研究有助于对现有的FFT算法进行进一步的优化,以及指导如何在大规模CPU+GPU的异构系统上根据不同需求选择实现性能更优的FFT算法。     

基于FPGA的FFT处理器的设计

本文主要研究基于FPGA的数据处理系统,内部包含一个1024点的FFT处理单元.FFT部分采用基四算法,五级级联处理,并通过CORDIC流水线结构使硬件实现较慢的复乘运算转化为移位和加减运算.双端口RAM、只读ROM全部内置在FPGA芯片内部,使整个系统的数据交换和处理速度得以很大提高,合理地协调了资源和速度之间相互制约问题.     

一种基于并行计算的快速FFT IP核设计

介绍了使用二维RAM和128个蝶形运算模块并行处理实现高速FFT（快速傅立叶变换）算法的突破性技术。该处理器可以支持最大32K的点复数FFT变换（实部和虚部各16位）,转换时间为70μs,技术指标居国际先进水平。     

改进的多路基-24 FFT处理器设计

给出一种改进的基-24频域抽取FFT算法,基于该算法和SDF结构,提出改进的多路基-24 FFT处理器结构,通过复用常复系数乘法器,减少硬件消耗并维持吞吐率不变。基于改进结构设计2路256点FFT处理器,在SMIC 0.13 μm工艺下综合、布局和布线后的版图核心面积为1.12 mm2,最高工作频率为100 MHz。     

基于FPGA的OFDM改进调制解调器设计

调制解调器是OFDM系统的关键部分;分析了IFFT/FFT的实现OFDM系统调制解调器的算法原理,对传统FFT的基4蝶形算法进行改进,提出采用基22按频率抽取(DIF)的蝶形单元,来简化基4 DIF蝶形单元;设计了64点32bit字长的基22DIF IFFT/FFT模块,可应用于IEEE802.11a调制解调器.与Xilinx公司的64点基4FFT IPCore相比,该方法在满足高速数据处理的同时,节省了近12%的FPGA硬件资源;随着FFT点数的增加,节省的硬件资源更加显著.     

混合CORDIC在分裂基FFT中的应用

提出了一个基于CORDIC的分裂基FFT/IFFT处理器来计算2048/4096/8192点DFT。蝶形处理器的算术单元和旋转因子产生器采用CORDIC算法实现,所有的控制信号在片内产生。相比于存储旋转因子所需的ROM,CORDIC旋转因子所用ROM尺寸更小。与传统的FFT实现相比功耗减少了25%。     

LTE系统中FFT的研究与DSP实现

通过对常用快速傅里叶变换算法原理的研究分析,提出了一种简单有效的FFT算法实现方案,该方案已经在TMS320C64x DSP中实现.将FFT算法程序在CCS3.3中运行,验证了该方案的可行性、高效性.该方案已应用于LTE-TDD无线综合测试仪表的开发中.     

面向VLSI实现的FFT并行算法

本文提出了一种新的面向ＶＬＳＩ实现的ＦＦＴ并行算法，其中旋转因子所占ＲＯＭ的存储容量达到最小，因而有利于ＦＦＴ处理器的片内集成。     

FFT处理器无冲突地址生成方法

本文提出了一种新的无冲突地址生成方法，使蝶式运算单元在一个周期内能够同时读取两个操作数。由于取消了地址奇偶判别电路，简化了存储体控制逻辑，同 时也加快了输入／输出地址生成，该方法还同样适用于基－４ＦＦＴ处理器。     

一种目标速度精确测量的新方法

提出了一种CW雷达目标速度测量的新方法,该方法运用离散多项相位变换法先获得目标加速度,然后利用该值对雷达回波进行加速度补偿并基于FFT和插值FFT获得速度值。又考虑到经过雷达信号处理机后得到的速度值存在波动和野值,运用自适应卡尔曼滤波进行处理,剔除野值。相比于传统的测速方法,该方法提高了测量精度,同时也较好地消除了雷达系统噪声,提高了测速系统的稳定性。计算机仿真和外场实测数据处理结果表明了该方法的有效性。     

高性能基4快速傅里叶变换处理器的设计

研究并设计高性能基4快速傅里叶变换(FFT)处理器。采用基4算法、流水线结构的蝶形运算单元,提高了处理速度,使芯片能在更高的时钟频率上工作。运用溢出检测状态机对每个蝶形运算单元输出的数据进行块浮点检查,确保对溢出情况进行正确判断。验证与性能评估结果表明,该FFT处理器具有较高性能。     

快速傅里叶变换乘法的性能研究

大数相乘是密码学的一种关键运算,其性能影响许多密码算法,如RSA、ElGamal等公钥密码运算的性能。对常见的大数乘法算法进行了实验、分析和比较,特别针对快速傅里叶变换（Fast Fourier Transform,FFT）算法,分析了其在大数乘法中的应用,并与其他常见大数算法的效率进行了比较,归纳了快速傅里叶变换的优势范围与劣势范围。同时,由于快速傅里叶变换计算过程中有误差,当数据位足够多时,可能导致计算结果不正确,因此进一步分析了傅里叶快速变换计算正确的数据位上限,这些工作对于快速乘法算法的正确选择有重要的实际意义。     

基于快速傅里叶变换的正弦信号频率高精度估计算法

为了进一步提高加性高斯白噪声背景中正弦信号的频率估计精度,提出了一种新的基于插值快速傅里叶变换(FFT)的正弦信号频率估计算法.首先,对N点正弦采样序列进行等长度时域补零延长,再进行 2N 点FFT; 然后, 搜索幅度最大离散谱线位置得到频率粗估计值; 最后, 采用幅度最大谱线以及原信号的离散时间傅里叶变换(DTFT)在幅度最大谱线左右两侧的两点抽样值进行精估计.仿真结果表明,当信号实际频率位于FFT两条离散谱线之间任意位置时,所提算法的频率估计均方根误差均接近克拉美罗下限,具有较好的一致性,估计精度高于Candan算法、Fang算法、三谱线合理结合(RCTSL)算法和Aboutanios算法, 且信噪比阈值较低,估计性能优于现有频率估计算法.     

基于FPGA的高速数字脉冲压缩

研究一种基于现场可编程门阵列实现的高速脉冲压缩处理的硬件结构。设计通用的蝶形处理单元,使其在脉冲压缩处理的3个阶段都能使用,实现了硬件的共享,提高了硬件资源的利用效率。通过可使用原位运算的并行存储器结构,使得每个时钟周期均可完成一次蝶形运算,极大地提高了处理速度。采用块浮点处理单元,兼顾定点的高速率和浮点的高精度。经过实践验证,时钟在100 MHz时完成4 096点的脉冲压缩的时间为140 μs。     

频域抽取多维向量基快速傅里叶变换

给出了频域抽取(DIF)多维向量基快速傅里叶变换(FFT)算法。对多维频域信号的每一维,采用向量基2频域抽取法,导出了快速算法蝶形运算的一般形式。该FFT算法适合于维数为任意整数的情况,当维数为1时,算法退化为著名的频域抽取向量基2 FFT算法。为了便于编程实现,以频域抽取3维向量基FFT算法为例,给出了快速算法实现流程,该流程易于向任意整数维推广。计算量比较结果显示,频域抽取多维向量基FFT算法比多维分离式FFT算法计算量低。