基于FPGA的SoC原型验证的设计与实现

在SoC开发过程中,基于FPGA的原型验证是一种有效的验证方法,它不仅能加快SoC的开发,降低SoC应用系统的开发成本,而且提高了流片的成功率.文章主要描述了基于FPGA的SoC原型验证的设计与实现,针对FPGA基验证中存在的问题进行了分析并提出了解决方案.     

基于FPGA的验证开发系统

本文介绍一种用于实现测试和验证的FPGA新的应用。利用FPGA可配置的传统优点，在同一个系统上完成各种电路板级功能验证，这是一个有效、简洁、低成本的开发工具。     

WLAN SOC芯片BX501的FPGA验证平台设计与实现

系统芯片（SOC）设计是以模块复用和软硬件协同设计为基础，基于FPGA的验证平台是一种有效的验证途径。文章讨论了WLANSOC芯片BX501的验证平台的两种实现方案，介绍了采用Xilinx Virtex-Ⅱ系列FPGA的设计实现；同时对SOC设计的FPGA验证问题进行了分析和探讨。     

应用于Virtex系列FPGA的IR-CLB资源的联合测试和诊断

FPGA(Field Programmable Gate Arrays)作为现场可编程门阵列,其丰富的内部资源和强大的功能越来越受到应用者的青睐.随着FPGA规模的增大,其可靠性问题日益受到重视.因此,如何保证FPGA可靠性成为了FPGA生产厂商和应用人员需要共同面对的问题.从FPGA的可靠性这一重要性出发,针对Virtex系列XCV300芯片的故障测试,根据互联资源的特点,创新性地提出了针对IR和CLB资源的IR-CLB资源联合测试方法.实现了IR和CLB资源的同时测试,并且利用FPGA底层布线工具得到了实际测试配置图形.     

基于FPGA的SoC原型验证方法研究

在SoC设计的多种验证方法之中,基于FPGA的原型验证是一种较为贴近实际芯片的验证方法,可以大幅降低流片的风险,提高验证的效率和全面性.以一款基于OR1200的TD-LTE基带芯片为例,从原型验证的硬件平台设计、环境搭建以及验证的实现等方面阐述了基于FPGA原型验证的方法,并结合实际经验对原型验证中的一些问题提出了解决思路.     

用单片机M6759配置FPGA的解决方案

Altera公司的FLEX、ACEX系列FPGA需外接存储器。常用解决方案是用EPC1441、EPC1来配置，但缺点是价格高，1次性使用。现在提出用单片机配置FPGA的方案，由于需大量的存储空间来配置数据，我们选用1种性价比很好的Ali M6759单片机，它是51系列，片内有64K程序空间，价格仅$2．0。     

基于FPGA的实验室常用芯片测试仪

针对电子技术实验无法进行多芯片同时测试的问题,提出了一种基于FPGA和上下位机联动配置技术的智能式多芯片测试方案.该方案实现了同一插槽测试不同芯片和集成电路测试台上多个芯片同时测试的功能.介绍了Verilog硬件描述语言编程下载和上位机控制方法与实现技术,有效解决了实验室常用芯片中不同类型芯片电源管脚上电的难题,利用FPGA器件实现了低功耗和系统可再编程升级,对于提高高校电子技术基础实验的水平和效率具有重要的实用价值.     

基于TotalRecall技术ASIC的FPGA原型验证

芯片设计中一个非常重要的环节是验证.随着FPGA技术的迅速发展使基于FPGA的原型验证被广泛的用于ASIC的开发过程,FPGA原型验证是ASIC有效的验证途径,但传统FPGA原型验证的可视性非常差.为了解决传统FPGA原型验证可视性的问题,验证工程师采用了结合TotalRecall技术的FPGA原型验证方法对一款鼠标芯片进行验证.获得该方法不仅能提供100％的可视性,还确保FPGA原型验证以实时硬件速度运行.该方法创新了ASIC的验证方法学.     

基于机器学习的FPGA电子设计自动化技术研究综述

随着后摩尔时代的来临,现场可编程门阵列(FPGA)凭借其灵活的重复可编程特性、开发成本低的特点,现已被广泛应用于物联网 (IoTs)、5G通信、航空航天以及武器装备等各个领域。作为FPGA设计开发过程中所必备的手段,FPGA电子设计自动化(EDA)技术的研究在各界得到了广泛的关注。尤其是在机器学习方法的推动下,FPGA EDA工具的运行效率和结果质量(QoR)得到了很大的提升。该文首先对FPGA EDA技术与机器学习技术的概念内涵进行了简要概述,随后综述了机器学习技术在FPGA EDA高层次综合(HLS)、逻辑综合、布局与布线等各个不同阶段应用的研究现状。最后,对基于机器学习的FPGA EDA技术的发展进行了展望。以期为本领域及相关领域的专家和学者提供参考,为后摩尔时代我国集成电路产业的发展提供技术支持。     

基于FPGA平台的媒体系统芯片验证框架

针对媒体系统芯片的不同仿真和验证要求,提出了一种基于FPGA平台的媒体系统芯片验证框架。采用层次化的方法设计软件平台,实现了软件平台的可配置性;采用面向多媒体处理的改进总线结构,实现了硬件平台的可配置和可重用性。基于提出的媒体系统芯片验证框架,快速构建了音频解码系统芯片验证平台,实现了对128 kbps,44.1 kHz立体声AAC LC的实时解码,达到了验证要求。     

基于PowerPC对FPGA上电自动加载的设计与实现

为了满足FPGA在每次上电后可以实现自动加载的要求,采用由PowerPC、Xilinx A7系列FPGA芯片、Xilinx K7系列FPGA芯片和Flash芯片组成的系统,上位机通过串口给PowerPC发送指令,PowerPC解析指令后读取上位机中的配置加载文件,文件数据通过Local bus总线传给A7系列FPGA芯片,把数据写入Flash中存储。上电后,在A7的控制下把存储在Flash中的配置文件自动加载到K7中。此系统在处理大数据量、运行高速数据接口和协议等复杂应用的同时,通过上位机方便快捷地更新配置加载文件,实现对Xilinx K7系列FPGA芯片的上电自动加载功能。在满足设计要求的基础上不需要增加专门的硬件电路实现加载功能,节约了成本,减少了电路板面积和器件的使用。     

基于FPGA的简易MCU设计

以FPGA作为实验验证平台,独立地设计能够执行相应指令的MCU内核,整个系统的核心是一个由系统时钟驱动的全局状态机,他控制着所有指令的执行时序。系统内部几乎所有的寄存器都直接与8位的数据总线相连,这种结构使得数据从一个寄存器传输到另一个寄存器只需一个时钟周期,同传统的51核相比减少了传输类指令的时钟周期。加减乘除由不同的逻辑模块完成,这些逻辑模块通过一个交叉阵列开关连接至总线,由指令译码器直接控制交叉开关的连接。测试结果表明在指令的译码以及执行的过程中,各个寄存器和相应总线的数据均符合设计要求。     

板载FPGA芯片的边界扫描测试设计

边界扫描技术是标准化的可测试性设计技术，它提供了埘电路板上器件的功能、互连及相互问影响进行测试的一类方法，极大地方便了对于复杂电路的测试。文中针对某设备分机具体的待测电路，遵循IEEE1149.1标准，结合FPGA芯片的BSDL文件进行边界扫描测试设计，理解和掌握其设计原理、数据结构，并实现板级测试与ATE的接口。     

基于FPGA和EPP的芯片测试电路设计

提出了一种基于FPGA和EPP并口的模数转换器芯片测试电路设计。通过FPGA实现了对待测试芯片的数据读出和控制,并将数据进行相关处理,再通过EPP并口模块与计算机系统连接,实现了待测试芯片与计算机的双向通信,其通信速率达到1.2MB/s。在介绍芯片测试电路各个模块电路的基础上,详细讲述了测试芯片所集成的2种模数转换器电路、信号处理电路以及EPP并口的功能及实现原理。本设计已经应用于实际的芯片测试系统中,其性能良好,工作稳定,达到了预期的设计目标。     

基于FPGA的高性能DAC芯片测试与研究

介绍了一种基于现场可编程门阵列（FPGA,field programmable gate array）的高性能数模转换器（DAC,digital to analog converter）性能参数的回路测试方法。以FPGA、DAC和模数转换器（ADC,analog to digital converter）等元器件为硬件测试平台,将待测数字信号转换成模拟信号再转换成数字信号,经过Matlab计算和分析后得到DAC芯片的静态特性参数和动态特性参数。其中失调误差为0.036%,增益误差为3.63%,信号噪声比为58 dB,信号噪声及失真比为57.75 dB,无杂散动态范围为62.84 dB,有效位数为9.3。测试结果表明：测试方法通用性好,精确度高,成本低。     

基于GPIB接口的自动测试系统在射频测试中的应用

介绍了利用PC机通过GPIB接口进行射频测试的实现方法,阐明了GPIB接口通信的原理,介绍了搭建基于GPIB接口通信的自动测试平台所需要的硬件,并给出了在Visual C＋＋6．0下的软件设计方法。     

基于单片机的双FPGA数据加载

通过比较FPGA的几种常用加载方法,提出了一种基于单片机结合FLASH存储器的FPGA被动串行加载方法,并通过DS92LV1021和DS92LV1212传输的LVDS信号配置加载第二块FPGA,实现了STC89LE54单片机的双CycloneⅡ的数据加载。实践表明,用此方法实现双FPGA的数据加载成本低廉、简单易行、执行效率高、可靠性好,能在系统复位或上电时自动对两块FPGA加载配置,有效地解决了基于SRAM的FPGA器件掉电易失性问题。     

基于FPGA的高速Fast-SSC译码器测试系统

为了满足Polar码高性能测试时大数据量的要求,设计了一种针对Fast-SSC译码器的FPGA硬件测试平台,包含信源、信道编码器、调制器、信道、解调器、译码器和统计模块,采用Verilog在Altera Stratix V 5SGXEA7N2F45C2上实现,并采用PCIe接口与上位机进行通信。该平台对码长1024、码率1/2的Polar码进行测试,结果表明测试频率为300MHz、测试数据为1.4*1010 位时,译码耗时仅为19.18s。     

基于FPGA和MCU的多路对地电阻数据采集系统的设计

为了实时采集各种电器设备的对地电阻数据,保证各设备良好的接地性,设计了一种很实用的基于FPGA和MCU的多路同步数据采集的方案,通过对多片ADC进行同步处理,有效地提高了系统运行速度。该方案的A/D转换芯片使用TI的TLV2543,FPGA使用Altera的EP1C6Q240C8。通过利用EDA工具和VHDL语言,在FPGA中设计和实现了ADC接口、数据存储模块以及MCU接口等,给出了系统设计框图,并说明了控制逻辑。     

RS码专用芯片接口的FPGA实现

现代数字通信中RS纠错编码已得到广泛应用,专门针对RS编译码的专用芯片也因此被广泛应用.文中介绍了RS码专用芯片AHA4012B的使用方法,并且给出了用FPGA(现场可编程门阵列)实现与AHA4012B接口的方法.该接口已经在实际调制解调器电路中运用,工作稳定可靠.