基于变结构混沌的伪随机序列发生器

为产生随机性能良好的伪随机序列,提出了一个新的变结构混沌系统。该混沌系统在一个开关函数控制下其系统结构随时间随机地转换,所产生的混沌信号是两个不同的混沌信号的混合,具有良好的复杂性。基于该变结构混沌系统设计了一种伪随机序列发生器,采用NIST标准和STS-2．0b测试套件对其产生的伪随机序列进行了统计性能测试,测试结果表明该伪随机序列发生器具有良好的随机性,可应用于计算机、通信、信息加密等领域中。     

数字传输性能测量的数字图形

论述了用于数字传输性能测量的数字图形。结合我国数字通信的PDH和SDH传输体制,推荐了各种比特率的标准测试序列及其成帧测试序列的要求。为了进行面向块的差错性能测量,推荐了在PDH和SDH系统上差错性能测量的块长。     

钟控序列分析

对于流密码体制中使用的伪随机序列,我们要求它既要有尽可能大的线性复杂度,又要能抗相关攻击。本文讨论了一种新的具有以上特性的钟控伪随机序列,对这种序列的线性复杂度和统计特性进行了研究,并对其不安全的一类给出了一种有效的破译算法。     

LTE中伪随机序列生成算法的设计与实现

加扰是LTE物理层过程的一个重要环节,而扰码序列产生的快慢会对系统的整体性能产生重要的影响。由于产生伪随机序列的比特型生成算法存在耗时长、占用存储空间大的缺点,针对此问题提出了一种新型的紧凑型生成算法。在CCS5．2平台对该算法进行了实现之后,基于TMS320C6670型号DSP进行了功能和性能测试,测试结果表明,该算法功能正确,且性能较比特型生成算法提高了lO倍左右。     

引导扰码的研究

本文对引导扰码进行了更深入的研究，不仅证明了在满足一定条件下引导扰码可产生类似于白噪声的输出特性，而且还建立了硬件和软件二套技术方案并实验成功，经测试检验，证明完全可行。     

关于K—M序列的安全性

Kurosawa和Matsu在文献[1]中给出了一个基于大合数模倒数的伪随机序列发生器,并且证明了在一定的条件下,其产生的序列(简称K—M序列)是密码学意义下安全的。杨义先断言K—M序列是易破译的。我们认为,杨义先对K—M序列的产生过程理解有误。在正确理解之下,K—M序列的安全性是有保证的。     

基于随机Petri网测试的序列生成系统

提出用随机Petri网（SPN）模型对实时系统建模并产生测试序列的方法,该模型方便描述系统的并发、异步等行为,避免基于扩展有限状态机（FSM）或扩展有限状态机（EFSM）模型分析的不足,并可对系统模型进行性能分析.通过具体例子说明了其在实时软件中的应用.     

一种新型混合模式BIST的低功耗设计

本文提出了一种基于折叠集的test-Der-clock结构的混合模式BIST设计方案,并且进行了低功耗的整体优化设计.该设计方案在电路结构上利用双模式LFSR将两部分测试生成器有机的进行了结合,针对伪随机测试序列与折叠测试序列两部分采用了不同的措施来优化测试生成器的设计,从而达到降低被测电路功耗的目的.     

FPGA在误码测试仪中的应用

误码测试是数字通信系统最基本的测量方法之一。使用FPGA实现误码测试功能．不仅可提高系统集成度,而且能适合不同类型的测试要求。本文给出了FPGA在误码测试仪中的应用方法。     

基于组合混沌的多精度流加密方案

混沌加密具有算法简单、高效和安全的特点。计算机系统中有限精度效应导致混沌动力学退化,降低了系统的安全性。对此,提出了Logistic映射与Tent映射组合的新的混沌伪随机序列发生器,通过组合混沌克服了单个系统迭代有限长度之后序列出现周期性的问题。系统可以保留浮点与定点等不同的有效精度,根据明文重要性选择不同加密强度。提出了将谱熵值应用于定点混沌动力学退化分析。定点单混沌序列无法通过NIST测试,定点32精度下的组合混沌序列则可以,说明通过给组合混沌添加随机扰动可以提高序列的随机性,系统的安全性测试结果表明,所提出的加密方案具有良好的安全性。     

Cut-and-paste customization of organic FET integrated circuit and its application to electronic artificial skin

The concept of cut-and-paste customization is introduced for the first time in designing integrated circuits based on mechanically flexible organic field-effect transistors, and is applied to electronic artificial skin. The electronic artificial skin comprise of three separate integrated circuits that are a pressure-sensor array, row decoders, and column selectors to read out pressure information over a large area. All of three integrated circuits are scalable in size because the pressure-sensor array is a simple repetition of sensor cells and the row and column decoders adopt wired-NAND circuits, which enables the cut-and-paste customization in size. The physical cut-and-paste procedure is employed by cutting a part of the integrated circuits and pasting it to another integrated circuit with a connecting plastic tape. The integrated circuits are designed with a standard SPICE simulator and layout design tool, and the operation is confirmed by measurement.     

SoC新技术--可编程逻辑IP核

随着半导体技术的飞速发展,单个硅片上的集成度越来越高,SoC(System-On-a-Chip）已成为IC(Integrated Circuit）设计技术的主流。由于市场竞争的日益激烈,TTM(Time to Market）已成为一个非常重要的因素,直接影响到产品的市场份额和开发商的利润。如何更快、更有效的完成SoC设计逐渐成为人们关注的焦点。可编程逻辑IP核技术的出现有效的缩短了SoC的设计周期并使得芯片设计更具灵活性。本文将对这种技术进行详细的介绍。     

基于MOS管的新型转换开关在集成电路测试中的应用

为了克服继电器在集成电路测试板上触点烧蚀故障率较高,断开时易产生电磁干扰和开关时间过长等缺点,提出了一种基于MOS管的新型转换开关电路,能更加有效地测试芯片,显著降低芯片的成本。本文详细讨论了集成电路测试的要素和基本原则,继电器在测试板上的应用及其局限性,基于MOS管的新型转换开关电路的特点及控制原理。仿真结果表明,该电路在10v电源电压下开关的转换速度为70μs,工作频率可达100kHz以上,灵敏度高,适用于集成电路测试。     

高压LDMOS I—V特性宏模型的建立

目前LDMOS已经广泛应用于功率集成电路和微波集成电路中,建立LDMOS的SPICE等效电路变得很重要。以往的模型都是将LDMOS分为线性区和饱和区两段来分析,公式复杂而且计算量大。因此在数值模拟的基础上提出了全导通区域的伏安特性方程,建立了LDMOSI-V特性的宏模型。该模型的特点是参数少,易于提取,得到的SPICE等效电路简单,仿真容易收敛。     

CMOS集成电路瞬态电流片外电流传感器电路

瞬态电流(IDDT)测试经常被看作是静态电流(IDDQ)测试的替代或补充,特别在深亚微米技术中,受到越来越多的关注。根据一种基于电荷的瞬态电流片外电流传感器电路,并在其基础上进行改进并对两阶多米诺加法器电路进行仿真实验,实验结果表明,改进后的电路能有效读取集成电路中的瞬态电流,从而实现瞬态电流的测试。     

可编程逻辑器件的开发与设计

随着数字电路的兴起，PLD器件是发展最快的技术之一，它的高密度、高灵活性，使得很多早期数字电路得以再集成，大幅提高了系统可靠性及性能，并大大减小了体积，节约了综合成本。本文在介绍了可编程逻辑器件的发展历程及特点后，详细说明了可编程逻辑器件的开发设计流程。     

单CCⅡ电流模式滤波器

报道了基于单CCⅡ（第二代电流传输器）的电流模式滤波器电路。该电路仅由一个CCⅡ及几个无源RC元件构成，能实现一阶低、高通，二阶低、带、高通滤波器。与同类电路[5.6]比较，该电路结构简单，接地RC元件较多，便于集成。还分析了无源和有源灵敏度，并给出了实验的结果。     

Silicon-gate technology

Silicon-gate technology provides an advantageous approach for implementing large-scale integrated arrays of field-effect transistors. Its advantages?principally resulting from the low threshold voltage and the self-aligned gate structure buried under an insulator?ease the problem of interfacing these circuits to bipolar integrated circuits and increase both their performance and functional density, making MOS integrated circuits easier and more economical to use. This article reviews recent progress with this technology and shows its application to the construction of complex digital functions as illustrated by a memory circuit.     

双极模拟集成电路的参数统计性分析

本文给出了实现双极模拟集成电路参数统计相关性分析的步骤和方法,提出了含对称参数分析的双参数(BF,RS)统计分析方法。实例分析和对比表明,该方法适于模拟集成电路的分析和设计。     

Reliability of MOS LSl circuits

MOS LSI circuits share many of the reliability problem associated with discrete semiconductors and medium-scale integrated circuits. However, because of the added complexity, larger chip size, and higher densities of MOS LSI circuits, different approaches are needed. A close working relationship between the designer, manufacturer, and user-the reliability triangle--is needed to generate the manufacturing controls, testing methods, and reliability assessment procedures and to optimize the performance and reliability of the MOS LSI circuits. Using this approach, the MOS LSI circuit, having more functions per external connection, can provide a more reliable system than one of equal complexity, based on discrete devices or less complex integrated circuits. Specific areas of reliability such as pattern sensitivity, manufacturing controls, assembly, packaging, and electrical testing have also been discussed.