基于软件测试技术的FPGA测试研究

基于对FPGA系统失效机理的深入分析,提出了软件测试技术在FPGA测试中的应用,并分析了其可行性;通过对比FPGA与软件系统的异同,归纳出FPGA特有的测试要求,从而在软件测试技术的基础上针对FPGA的特点进行改进,形成了一套实用的FPGA测试方法.     

基于FPGA的数字化水表设计

文章在MAX PLUS Ⅱ开发环境下采用VHDL语言,设计并实现了数字化水表,讨论了系统的三个组成模块的设计和VHDL实现.整体的生成采用图形输入法.波形仿真及下载芯片测试表明该设计方案是可行的.该设计首次实现了用水水费的分段计费及数字化显示.     

基于FPGA的温控定时喷灌系统设计

文章在MAX＋PLUS Ⅱ开发环境下采用VHDL语言，设计并实现了温控定时喷灌系统．讨论了系统的三个组成模块的设计和VHDL实现。整体的生成采用图形输入法。波形仿真及下栽芯片测试表明该设计方案是可行的。该设计首次实现了温度控制下的定时喷灌系统。     

一种基于FPGA的图像格式转换设计

为了实现图像的实时处理,常采用现场可编程门阵列（FPGA）对采集到的图像数据首先进行格式转换处理。本文以对Micron MT9V112传感器的三种图像格式输出的处理为例,首先就YCbCr4：2：2转YCbCr4：4：4,RGB565转RGB888,Bayer格式转RGB888及降噪的原理进行了介绍,然后应用Verilog HDL语言设计出相应的硬件模块,最后结合MATLAB工具对硬件模块处理后的数据做了相应的仿真。仿真结果表明,该设计对分辨率低于640x480的图像数据能够很好的满足其实时性要求,达到了预期的效果。     

基于FPGA的单片机外围接口电路设计

利用现场可编程门阵列FPGA实现单片机的外设接口电路可以简化单片机系统的硬件电路,提高系统的集成度、可靠性和系统设计的灵活性.本文介绍了基于FPGA的单片机外设接口电路的基本设计方法,分别给出了各个功能模块的设计思路和实现方法.所有功能的实现全部采用VHDL进行描述.     

基于FPGA的数据包分类研究

随着Internet规模的不断扩大和应用技术的不断进步,越来越多的业务需要对数据包进行实时快速的分类.可编程片上系统（SOPC）的设计是一个崭新的富有生机的嵌入式系统设计研究方向.在阐述可编程逻辑器件特点及其发展趋势的基础上,探讨了智力产权复用理念、基于嵌入式处理器内核和XilinxFPGA的SOPC软硬件设计技术,介绍了基于Internet的可重配置逻辑（IRL）技术并提出了设计实现方法.     

基于FPGA的多通道异步时分数据采集电路研究

为了对飞行体多通道信号进行实时参数采集,提出了异步时分数据采集电路的设计方法,同时对多通道异步时分数据采集电路中的通道串扰现象进行了深入研究,提出了控制逻辑的优化方法,以及关键器件选型的依据。通过现场试验,该采集电路成功采集了飞行体的实时工作参数。工程实践表明,该系统实现了对多通道模拟信号的高精度采集,满足了工程实际需求。     

基于Handel—C语言的FPGA设计

对于以ISO／ANSI—C为基础的程序设计语言Handel—C，可利用Celoxiea DK设计工具将Handel—C的源代码编译成能直接针对FPGA目标的网表(Netlist)，而无需VHDL／Verilog的中间步骤，最后利用FPGA布线工具直接将Netlist下载到FPGA上。文中在分析Handel—C语言的FPGA开发流程的基础上，将Handel—C与VHDL设计进行对比分析，揭示了Handel—C在电路算法级设计方面的优势，而且设计效率也大大提高。     

基于FPGA的非编码无线模块的应用设计

介绍了一种使用射频技术的无线收发模块的编解码应用设计,自主调制与解调,该方式电路连接简单,传输距离远,且不受方向性约束.选用未经编码的无线模块,通过FPGA实现编码与解码,减少了通过编码芯片工作时发送地址码所用的时间.提高了传输的速度及灵活性.     

基于Handel-C语言的FPGA设计

对于以ISO/ANSI-C为基础的程序设计语言Handel-C,可利用CeloxicaDK设计工具将Handel-C的源代码编译成能直接针对FPGA目标的网表(Netlist),而无需VHDL/Verilog的中间步骤,最后利用FPGA布线工具直接将Netlist下载到FPGA上.文中在分析Handel-C语言的FPGA开发流程的基础上,将Handel-C与VHDL设计进行对比分析,揭示了Handel-C在电路算法级设计方面的优势,而且设计效率也大大提高.     

基于FPGA和LVDS的AOS高速合路器/分路器研究

在对AOS进行功能划分的基础上,介绍了一种基于FPGA和LVDS的高速合路器/分路器,它是空间数据传输标准AOS(高级在轨系统)的仿真和验证系统中一个非常关键的组成部分。该方案采用FPGA对多路信号进行并行处理和调度,并且通过LVDS在合路器、分路器、链路控制器等高速设备之间交换数据。试验结果表明采用该合路器/分路器的系统较好地实现了高速环境下AOS的数据传输,并具有很大的灵活性。     

FPGA在实时嵌入式微机数据采集中的应用

比较了常规的模拟量和数字量数据采集,给出了一个用现场可编程门阵列（FPGA）实现的实时嵌入式微机数据采集系统的软件/硬件设计方法,将部分软件的功能改由硬件实现,从逻辑上大大简化了嵌入式软件的设计。     

FP频分器提高光纤通信系统传输容量的研究

提高光纤通信系统传输容量的一个有效方法是采用频分复用技术。但是,由于受到光谱分辨本领的限制,已有的频分复用器的频率复用数较少。采用高光谱分辨本领的Fabry-perot(FP)干涉仪作为光纤通信系统的频分器以提高传输容量是八十年代后期国际上才出现的新技术。本文给出了FP频分器能提高光纤通信系统传输容量的理论分析。     

通用FPGA算法测试平台

基于FPGA实现的通信系统需要进行大规模的数据测试,为缩短FPGA的设计周期以及降低大数据量测试带来的复杂性,基于DSP处理器建立了一个通用FPGA测试平台。采用此平台可以对FPGA上不同功能的算法进行功能、可靠性的测试,解决了传统FPGA测试方法难以进行大数据量、长时间测试的问题。该平台易于扩展,可以直接应用于多种通信系统的硬件实现。     

基于 FPGA 的深度可分离卷积加速器研究

设计了一种基于FPGA的低功耗深度可分离卷积加速核;根据PW卷积和DW卷积计算中的共性,采用一种固定乘法阵列通过改变特征和权重输入数据流的方式实现两种卷积的计算结构,最大化DSP的利用率;针对8位非对称量化中符号位可能会溢出的问题,采用符号位单独处理的方法重新封装了双乘法器结构;通过层内7级流水结构保证每个周期数据处理的并行度;在Zynq UltraScale+系列FPGA上成功部署了加速结构;经实验测试,提出的加速结构在提高网络推理速度的同时降低了片上资源的依赖度和整体功耗,原生MobilenetV2在所提FPGA加速器上的平均吞吐率高达130.6GOPS且整体功耗只有4.1w,满足实时边缘计算的要求;相比其他硬件平台,能效比有明显提升;与FPGA上的同类型加速器相比,在性能密度（GOPS/LUT）、功率效率（GOPS/W）和DSP效率（GOPS/DSP）上均有优势。     

基于系统级FPGA/CPLD的SoPC嵌入式开发研究

针对基于系统级FPGA／CPLD的SoPC嵌入式设计特点，介绍采用SoPC Builder设计工具有选择地将处理器、存储器、I／O等系统设计所需的IP组件集成到PLD器件上，也可以通过自定义用户逻辑集成到PLD器件上的开发方法，构建高效SoC。文中分析了嵌入式处理器Nios软核的特性，并给出了基于Nios内核的SoPC软硬件开发流程和白定义用户逻辑的软硬件设计过程。     

Evaluation of stereo correspondence algorithms and their implementation on FPGA

The accuracy of stereo vision has been considerably improved in the last decade, but real-time stereo matching is still a challenge for embedded systems where the limited resources do not permit fast operation of sophisticated approaches. This work presents an evaluation of area-based algorithms used for calculating distance in stereoscopic vision systems, their hardware architectures for implementation on FPGA and the cost of their accuracies in terms of FPGA hardware resources. The results show the trade-off between the quality of such maps and the hardware resources which each solution demands, so they serve as a guide for implementing stereo correspondence algorithms in real-time processing systems.     

基于ARM9和FPGA的嵌入式数字示波器

提出一种基于ARM9和FPGA的嵌入式数字示波器的设计方法。硬件上采用ARM9+FPGA的结构,利用S3C2410A微控制器(ARM920T内核)的高速处理能力,以及FPGA在读写控制逻辑、高速数据交换方面的优势,实现4通道数据同步。软件上采用μC/OS-II实现多任务运行及实时处理。整机测试表明:该嵌入式数字示波器支持4通道输入,采样频率范围2kHz~20MHz,输入电压范围0~+4V,频率、脉宽和幅值精度±0.5%,具有良好的人机交互界面。可作为一个通用模块,嵌入智能仪器。     

用FPGA构建多屏控制系统分析

数码光处理投影机（DLP）多屏控制系统的核心技术是多路视频图像阵列（VGA）的视频信号拼接,关键点在于数字信号的处理速度及存储器的工作速度,现场可编程逻辑门阵列（FPGA）应用在此问题解决方面占有强大的优势。另外为了降低对存储器的工作速度及容量的要求,采用压缩采样技术对多路输入的VGA信号进行处理。     

基于SystemC的嵌入式系统软硬件协同设计

提出了一种基于SystemC的嵌入式系统软硬件协同设计方法。SystemC是OSCI(OpenSystemCIni tiative)组织制定和维护的一种开放源代码的C 建模平台 ,提供支持硬件建模和仿真的C 类库及相应的仿真内核。通过SystemC的支持 ,该方法在整个嵌入式系统设计流程内使用C 语言来统一描述硬件和软件 ,实现软硬件的协同设计和仿真。该方法同传统的设计方法相比更加灵活和有效。