共查询到17条相似文献,搜索用时 78 毫秒
1.
介绍了采用双R-2R电阻网络结构实现12位电压输出型D/A转换器的设计及激光修调方案.重点分析了运放失调电压对双R-2R电阻网络结构D/A转换器线性误差的影响,并与其他常见的实现双极性电压输出的R-2R电阻网络结构进行比较,给出了理论估计和仿真结果.采用双R-2R电阻网络实现的12位D/A转换器芯片(不包括运放)在带CrSi电阻的8μm CMOS工艺上流片和修调测试.电阻网络芯片和运放芯片采用厚膜混合工艺组装,实现电压输出D/A转换器功能.测试结果显示,设计的电路达到了预期目标. 相似文献
2.
3.
本文介绍了10位D/A转换器SDA100的电路结构和工作原理,重点叙述了工艺制作技术以及电路中CrSi薄膜电阻的激光修调技术,并介绍了一些实际制作经验,为以后的设计提供参考。 相似文献
4.
本文介绍一种采用R-2R梯形电阻网络和CMOS模拟开关的典型结构的单片10位D/A转换器。在设计和制作上进行优化,不用激光修调能够达到10位精度,在全温范围内有较高的温度跟踪特性。 相似文献
5.
权电流网络用于克服电阻网络D/A转换器中模拟开关的导通电阻和导通压降。利用倒Ⅱ型电阻网络设计了一种新颖的权电流型D/A转换器。相比由倒T型电阻网络组成的权电流型D/A转换器,该电路具有明显的优点,使其在电子技术应用领域有重要的现实意义和实用价值。 相似文献
6.
设计了一个采用UMC 0.35μm工艺的高精度、低成本10位D/A转换器电路.该电路对电阻匹配系数要求与7位D/A转换器相同,在相同精度要求下有效减小了版图面积,降低了设计难度和生产成本.最后,在版图上采用新颖的排列方式,进一步减小了温度等因素的影响.该D/A转换器的DNL为-0.2~+0.2,INL为-0.6~+0.6.设计的电路模块已成功应用于商用驱动芯片. 相似文献
7.
应用倒Ⅱ型电阻网络.在求和放大嚣的输入端接入一个偏移电流,使输入最高位为1而其他各位输入为0时的输出Vo=0,同时将输入的符号位反相后接到一般的D/A转换嚣的输入,设计了具有双极性输出的D/A转换嚣。由于倒Ⅱ型电阻网络D/A转换嚣不仅具备权电阻网络D/A转换器的优点.而且拥有倒T型电阻网络D/A转换嚣的全部优点;所以由他构造的具有双极性输出的D/A转换器将具有更加优越的性能。使其在电子技术领域有更为广泛的应用前景和推广价值。同时用实验证明了所设计电路的正确性。 相似文献
8.
传统的集成12位D/A转换器要求用精密的薄膜电阻网络和电阻的激光修调技术。本文介绍的分段设计技术只需要采用常规的高速双极数字IC工艺,采用扩散电阻方法,不需要微调技术,就能保证其D/A的单调性。它比用激光修调的R—2R薄膜电阻网络结构的12位D/A转换器具有更均匀的台阶尺寸,其电阻的精度要求也比后者放宽了8倍;由于内部采用了ECL电路的结构形式,工作速度快,其建立时间在80~100ns。 相似文献
9.
10.
11.
在加速度计中,需要数模转换器(DAC)提供一个稳定的偏压来消除重力加速度,要求DAC具有高精度、单调性和小面积等特性。为了解决传统电阻型DAC存在的大面积和传统电容DAC中存在的非单调性等问题,提出了一种电容电阻混合型DAC结构,并设计了一个10位的DAC,用于提供稳定偏压。提出一种新的电容共质心的版图布局,提高了DAC的精度。该DAC在0.5μm CMOS工艺上得以验证实现,微分非线性误差(DNL)最大为0.50LSB,积分非线性误差(INL)最大为0.82LSB,在5V和-5V的双电源供电条件下,芯片功耗为16mW,完全满足了工程需求。 相似文献
12.
研究了国产互补双极工艺生产的数模转换器(D/A转换器)在不同偏置和不同剂量率条件下的电离辐射效应及退火特性。研究结果表明:D/A转换器对偏置条件和辐照剂量率都很敏感。大剂量率辐照时,电路功能正常,各功能参数变化较小;而在低剂量率辐照情况下,各参数变化显著,超出器件允许范围,器件功能失效。因此,D/A转换器表现出明显的低剂量率辐射损伤增强效应(ELDRS)。零偏时,D/A转换器功能参数损伤变化更加严重。最后,结合边缘电场效应和空间电荷模型对这种不同偏置和剂量率条件下的损伤机理进行了初步的探讨。 相似文献
13.
14.
15.
16.
通过分析模数转换器电路的工作原理,探讨模拟电路与数字电路设计之间的差别,给出了模拟电路中减少电磁感应的措施,从而提高了AD模数转换器的转换精度,有利于更有效地识别攻击目标。 相似文献
17.
采用TSMC 0.18μm 1P6M工艺设计了一个12位50 MS/s流水线A/D转换器(ADC)。为了减小失真和降低功耗,该ADC利用余量增益放大电路(MDAC)内建的采样保持功能,去掉了传统的前端采样保持电路;采用时间常数匹配技术,保证输入高频信号时,ADC依然能有较好的线性度;利用数字校正电路降低了ADC对比较器失调的敏感性。使用Cadence Spectre对电路进行仿真。结果表明,输入耐奎斯特频率的信号时,电路SNDR达到72.19 dB,SFDR达到88.23 dB。当输入频率为50 MHz的信号时,SFDR依然有80.51 dB。使用1.8 V电源电压供电,在50 MHz采样率下,ADC功耗为128 mW。 相似文献