德州仪器65纳米工艺无线数字基带处理器

德州仪器公司(Texas Instruments)宣布推出采用先进65纳米(nm)CMOSI艺技术的全功能无线数字基带器件。该解决方案实现了TI一年前在发布65纳米工艺细节时所做的承诺，此技术可使90纳米设计面积缩小一半，利用应变硅将晶体管的性能提高40％，并将空闲晶体管的功耗降低1000倍。TI的65纳米工艺技术是针对200毫米与300毫米生产系统而开发，     

德州仪器65纳米工艺通过验证，计划2006年初投入量产

日前，德州仪器（TI）宣布其65纳米工艺技术已经达标，即将投入量产，而此时距相关无线器件样片的首次推出不过8个月的时间。TI称其65纳米工艺技术可在更紧凑的空间内为各种高级应用提供更高的处理性能，同时不会导致功耗增加。TI将面向包括无线通信领域等在内的各种目标市场大量推出65纳米工艺产品。     

德州仪器计划采用65nm工艺

德州仪器日前宣布了65nm半导体制造工艺技术的详细信息，与90nm技术相比，采用该技术可将晶体管体积缩小一半，性能提高40％，不仅可将空闲晶体管的功耗降低100倍，而且可同时集成数亿个晶体管，以支持片上系统(SoC)的模拟与数字功能。目前，4MB SRAM内存测试阵列已经投入正常使用，计划于2005年第一季度推出采用新工艺技术构建的无线产品样品。     

TI、ST与诺基亚联手进军CDMA2000市场

EPCTI、ST及诺基亚三家无线行业的领先者共同携手促进开放式CDMA 手机环境的发展。日前,三家公司共同宣布,TI 与 ST 将采用与诺基亚联合开发的技术推出共同组成标准CDMA 芯片组的 IC。该芯片组 IC 将由TI与 ST共同面向全球新一代移动因特网手机制造商进行销售。该技术已被集成到用于 cdma2000 1X 手机的诺基亚专用芯片组中,而其后续各代技术则将用于未来 1xEV-DV (1x Evolutionfor Data and Voice) 手机的诺基亚专用芯片组。cdma2000 1X 芯片组的合格样片计划于下一季度面市。TI 与 ST 正在将各自的技术元素统一集成到形成…     

德州仪器65纳米工艺将进入量产阶段

日前，德州仪器（TI）宣布其先进的65纳米工艺技术已经达标，即将投入量产。TI65纳米工艺技术可在更紧凑的空间内为各种高级应用提供更高的处理性能，同时不会导致功耗增加。TI率先在业界实现65纳米工艺技术的量产，将面向包括无线通信领域等在内的各种目标市场大量推出产品。     

德州仪器、STMicroelectronics与诺基亚联手进军cdma2000市场

近日 ,德州仪器公司 (TI)、STMicroelectronics (ST)及诺基亚三家无线行业的领先者共同携手促进开放式CDMA手机环境的发展。日前 ,这三家公司共同宣布 ,TI与ST将采用与诺基亚联合开发的技术推出共同组成标准CDMA芯片组的IC。该芯片组IC将由TI与ST共同面向全球新一代移动因特网手机制造商进行销售。该技术已被集成到用于cdma2 0 0 0 1X手机的诺基亚专用芯片组中 ,而其后续各代技术则将用于未来1xEV DV (1xEvolutionforDataandVoice)手机的诺基亚专用芯片组。cdma2 0 0 0 1X芯片组的合格样片计划于下一季度面市。TI与ST正在将…     

凌特推出低压差稳压器LT3014

卓联半导体公司(Zarlink)日前宣布开发了一款QAM(正交调幅)解调器芯片。这款新型芯片是对卓联公司解调器产品组合的重要补充，将于2005年6月提供样片试用。该有线系统解调器芯片将提供与公司现有地面和卫星系统前端解决方案同样的高性能和易用性。     

1GHz DSP突破性能极限

TI公司在日前一次技术演示中成功推出1GHz 速度阈值的DSP,从而重新定义了实时半导体的性能。这种在原有性能方面的飞跃仅在 TI 创下720MHz DSP 世界记录后的数周实现。设计人员凭借1GHZ DSP的卓越性能将开拓出一个全新的应用领域,将有力推动人工视觉、无线家庭媒体中心、媒体流设施与内容交付以及其他实时应用领域的不断进步与创新。 TI 预计将于 2004年上半年利用其最新的 0.09μm工艺技术提供 1GHz DSP样片。在向1GHz性能迈进的过程中,有两个因素至关重要——即架构和工艺技术方面的改进。在架构方面,TI的深度C6000平台流水…     

松下与瑞萨确立32nm晶体管技术量产应用目标将用于便携产品及数字家电用系统LSl

松下与瑞萨科技日前宣布,在两公司共同推进的32nm系统LSI用半导体工艺技术开发方面,确立了32nm晶体管技术等的量产应用目标。两公司计划将该技术应用于便携产品及数字家电用系统LSI。此次,两公司开发的是具有高介电率（high—k）栅极绝缘膜及金属栅极堆栈结构的晶体管技术以及采用超低介电率（low—k）材料的布线技术。     

技术动态

德州仪器发布45纳米半导体制造工艺德州仪器(TI)发布了45纳米(nm)半导体制造工艺的细节,该工艺采用湿法光刻技术,可使每个硅片的芯片产出数量提高一倍,从而提高了工艺性能并降低了功耗。通过采用多种专有技术,TI将集成数百万晶体管的片上系统处理器的功能提升到新的水平,使性能提高30％,并同时降低 40％的功耗。     

德州仪器联手ARM推出便携设备安全解决方案

日前,德州仪器(TI)与ARM公司宣布将合作推出一款集成ARM TrustZone技术的安全解决方案。TI将通过在OMAP平台与TCS芯片组系列上采用获得许可的ARM1176JZF-S内核来实施ARM TrustZone技术。     

Achronix将采用英特尔22nm工艺技术生产FPGA

Achronix半导体公司近日宣布：该公司已经战略性地获得了英特尔公司22纳米工艺技术的使用权,并计划开发最先进的现场可编程门阵列（FPGA）产品。     

TI发布基于OMAP-Vox的单芯片手机方案,为多媒体手机市场增添动力

最近德州仪器(TI)在北京举行的无线通信高峰会上宣布推出一款全新OMAP-Vox单芯片解决方案-"eCosto",该款最新单芯片平台完美结合了TI多项成功技术,如在已量产的"LoCosto"低成本平台上采用的TI创新DRP技术,以及在TIOMAP-Vox系列中实现量产的OMAPV1030上采用的多媒体技术.该公司称,全新"eCosto"平台系列的首款产品OMAPV1035单芯片解决方案将采用65纳米制造工艺,并支持GSM、GPRS以及EDGE等标准.     

TI75周年创新之旅（上）

西部牛仔成为半导体英雄 2005年，是美国TI（德州仪器）公司走过75周年的纪念。应TI之邀，记者与一批中国同行来到了TI的总部-德克萨斯州的达拉斯（Dallas）市，采访了TI的各个事业部，参观了该公司的90nm65nm晶圆片工厂，感受到了这家世界第三大半导体公司的规模和实力。     

TI创记录的1GHzDSP丰富实时应用

日前,德州仪器公司 (TI) 在一次技术演示中成功推出了1GHz速度阈值的DSP。这个飞跃仅在 TI 创下720MHz DSP 记录后的数周实现,这将有力推动人工视觉、无线家庭媒体中心、媒体流设施与内容交付以及其它实时应用领域的进步与创新。设计人员可凭借1GHz DSP开辟出全新的应用领域,其中包括以TI持续20年传统的信号处理经验为基础的商用与消费类产品。TI计划于 2004 年上半年利用其最新的 90nm工艺技术提供 1GHz DSP样片。1GHz的新应用有:美国南加州大学的研究人员正在开发一种人工视觉,它将充分利用 1GHz DSP 的性能使弱视人群的可…     

凯明与德仪推出TD-SCDMA无线芯片组解决方案

日前，德州仪器（TI)与凯明公司(COMMIT)宣布推出TD-SCDMA芯片组解决方案。该款TD-SCDMA芯片组解决方案采用了TI OMAP(tm)多媒体处理器及数字信号处理(DSP)技术。     

TI 75周年创新之旅(上)

西部牛仔成为半导体英雄2005年,是美国TI(德州仪器)公司走过75周年的纪念。应TI之邀,记者与一批中国同行来到了TI的总部—德克萨斯州的达拉斯(Dal-las)市,采访了TI的各个事业部,参观了该公司的90nm/65nm晶圆片工厂,感受到了这家世界第三大半导体公司的规模和实力。TI也是Dallas     

英特尔下一代65纳米工艺制程投入使用

英特尔公司宣布制造出基于65纳米技术(下一代半导体批量制造工艺)的全功能SRAM (静态随机存储器)芯片这种65纳米制程融合了高性能、低功耗晶体管、第二代英特尔应变硅、高速铜互连以及低-K电介质材料。采用65纳米制程生产芯片能够将当前单个芯片上的晶体管数量再翻一番。高级晶体管:英特尔新的65纳米制程将采用门长度仅35纳米的晶体管,这是当前开始量产的尺寸最小、性能最高的CMOS晶体管。相比之下,今天最先进的晶体管(用于英特尔奔腾4处理器)其门长度仍有50纳米长。更小更快的晶体管是制造速度更快的处理器不可或缺的构建模块。应变硅(…     

65nm工艺竞争超于激烈

世界主要半导体厂商的生产领域已可应用90nm工艺技术,为确保技术优势,已把竞争推向65~70nm级工艺,计划2005年推向量产阶段。Intel去年末已采用65nm工艺试制成SRAM产品,计划2005年后投入批量生产。东芝和索尼联手开发出65nm LSI,年初已生产出试制品,2008年上半年跨入大量生产。三星已开发70nm技术,计划年末在30nm生产线上量产4GbNAND闪存。台积电决定2005年前采用65nm技术开发出SoC平台。采用65nm工艺生产芯片,可使芯片上集成的晶体管数翻一番,性能提高,成本下降。因此,后起半导体企业年底前也须进入90nm以下的超微细加工领域,也是今后…     

CADENCE与CommonPIatform及ARM合作

Cadence设计系统公司宣布面向Common Platform技术的45纳米参考流程将于2008年7月面向大众化推出。Cadence与Common Platform技术公司包扩IBM、特许半导体制造公司和三星联合开发RTL-to-GDSII45纳米流程，满足高级节点设计需要。该参考流程基于对应CommonPowerFormat（CPF）的Cadence低功耗解决方案，