LMH0056：多速率视频时钟恢复器

美国国家半导体推出一款型号为LMH0056的多速率视频时钟恢复器，可通过串行数字接口支持标准清晰度及高清晰度的数据传输。LMH0056采用小型48引脚LLP封装，接到经由串行数字接口传来的数据流，可自动将其中的数据及时钟信号恢复。该器件可消除信号中的高频抖动部分，输出绝无噪声的数据及时钟信号。LMH0056芯片内置4：1输入多路切换器，可灵活选择输入信号。     

串行12位A／D TLC2543及其应用

TLC2543是采用CMOS技术的12位开关电容逐次逼近式模数转换器,它是依靠初始的电荷有电容器间被重新分配的原理来进行模数转换的。有11个模入通道,带自动采样保护,转换时间10μs。有3个输入控制端:片选(CS),串行输入/输出时钟((I/O CLOCK)和串行数据输入端,还有一个串有(?)态数据输出端。不需要其他元器件,可直接和单片机连接,接口电路非常简单。该芯片是一种高速高精度,接口简单,价格低廉的12位串行A/D器件,很适合于单片机测控系统。     

基于动态相位调整算法的高速采样系统设计

高速采样技术在雷达信号处理系统中至关重要。在使用多通道串行输出AD芯片进行采样时,AD芯片输出的时钟信号与串行数据信号在传输的过程中获得了不同程度的延时,导致关键路径的时序要求不能够得到满足。为了解决上述问题,提出了一种自适应动态相位调整算法,动态调整时钟和数据的相位关系使其能够在高速条件下正确匹配;设计了基于ADS6445模数转换芯片和Virtex-5 FPGA芯片的采样系统对算法进行验证,经系统测试该算法成功将时钟变化沿对准了数据窗中心位置,大幅度提高了系统采样的准确性和稳定性。经计算,系统的采样数据有效位达到11位以上,满足雷达信号处理对数据精度的高要求。     

一种高速并串转换控制电路设计

串行接口常用于高速数据传输,实现多路低速并行数据合成一路高速串行数据.设计了一种高速并串转换控制电路,实现在低频时钟控制下,通过内部锁相环(PLL)实现时钟倍频和数据选通信号,最终形成高速串行数据流,实现每5路全并行数据可按照顺序打包并转换为1路高速串行编码,最后通过一个低电压差分信号(LVDS)接口电路输出.该芯片通过0.18 μmCMOS工艺流片并测试验证,测试结果表明在120 MHz外部时钟频率下,该并串转换控制芯片能够实现输出速度600 Mbit/s的高速串行数据,输出抖动特性约为80 ps,整体功耗约为23 mW.     

ADI的ADC性能再上新台阶

ADI公司于6月28日发布了两款高速高精度的模数转换器(ADC),分别是最快速的18位逐次逼近型(SAR) ADC AD7641和最精确的20位Σ-ΔADC AD7760。选用这两款ADC的宽动态范围使得只需对前端模拟信号进行很少的调理就能实现小信号的模数转换,可以省去复杂的前端信号调理电路,从而简化电路设计并降低系统成本,高采样速率使其可以在多通道应用中取代几个ADC,从而减少了所需要的分立器件数目。AD7641采用2.5V单电源供电,并提供一个内部时钟、一个内部基准缓存、误差修正电路和串行及并行系统接口,采用完全差分输入,改进的精度是同类产品的…     

第十一讲 定时器微处理器

松下NV-L15型录像机的定时器微处理器可视为选台电路微处理器和定时器显示及控制的微处理器之合成。定时器微处理器输出接收键扫描信号,并对键扫描信号进行译码,一方面输出至显示屏进行功能显示,另一方面输出串行数据和串行时钟信号至系统控制微处理器,以实现某种功能操作。见图1。     

数字音频接口电路及其应用

<正> 数字音频接口是将数字音频数据通过单根传输线进行串行通信的接口,在欧美国家也称作AES/EBU接口。通过数字音频接口,可以方便地用单根线进行信号传送,所选用的传输线可以是光纤,也可以是同轴线。国外中高档数字音响设备大多设有数字音频输出插座,便于用户使用和扩展功能。下面以日本雅马哈公司的YM3623B为例介绍数字音频接口的实际用法。 YM3623B为大规模集成电路,用于数字音响接口的数据接收,其主要功能如下: (1)内部有一个锁相环电路,同外部送入的数字音响格式信号进行同步。 (2)以最大有效位(MSB)方式输出PCM音频信号,输出定时时钟用于D/A输出采样和保持工作,并且用信号指示L和R通道。 (3)输出CD格式的号码信号,恢复子码数据。 (4)它具有输出采样频率,去加重开/关状态,拷贝使能/     

多通道14位串行AD转换器MAX1148

美国MAXIM公司推出的MAX1148是一个高速、低功耗、多通道的14位串行A／D转换器：它采用逐次逼近转换技术，可以将模拟信号转换成14位数字信号输出：MAX1148具有自动关断和快速唤醒功能，且内部集成有时钟电路、采样／保持电路。8路模拟输入端可以由内部集成的多路开关和采样保持器采用软件编程设置成对8路(单极单端输入方式)或4路(双极差分输入方式)模拟信号采样：芯片采用单电源供电，电源电压在4．75～5．25V之间均能正常工作。MAX1146通过4线串行接口直接与CPU进行通信，接口简单方便，不需要其他外部电路。     

德州仪器针对高精度测量应用推出高速低功耗的16位AD转换器

日前,德州仪器(TI)宣布推出两款来自其Burr-Brown产品线的高精度的高速模数转换器(ADC),从而进一步扩展了业界最高性能Δ-Σ数据转换器的产品阵容。ADS1601与ADS1602针对线性度较高的高速操作进行了优化,是高精度测量应用的理想选择,如科学仪器、自动测试设备、数据采集、医学成像及震荡分析等应用。(更多详情,敬请访问:www.ti.com/sc05087。)该款ADS1602调制器能够工作在时钟频率为40MHz时输入信号进行采样,而数字滤波器则将调制器输出降低至1/16,以便通过串行接口提供速率为2.5MSPS、16位分辩率的输出数据。其优异的动态性能可提…     

嵌入式系统

新型独立CAN解决方案的升级器件 Microchip Technology(美国微芯科技)发布一款先进的独立CAN器件,为客户应对串行通信带来的挑战提供了全新选择。 MCP2515向设计人员提供了一款具有快速数据传输、高效数据字节过滤和生成帧起始输出功能的CAN解决方案。它的SPI接口可轻松与任何单片机联接。 MCP2515的最大时钟输入速度为40MHz,并具有一个10MHz的高速SPI接口。新器件具有更快的传输功能,可较原     

采样时钟抖动、相噪与输出SNR关系研究

射频数字化技术是软件无线电接收机理想实现形式,并随着高速、高分辨ADC技术的飞速发展在雷达、通信、电子战领域得到了广泛的应用。由于采样时钟对射频信号的卷积效应和采样折叠效应,采样时钟的性能将直接决定输出信号的SNR。文章对射频数字化采样时钟抖动、相位噪声与输出SNR关系进行了研究、仿真和试验,给出了不同应用场合和需求下时钟对抖动、相位噪声的要求,可用于指导射频数字化采样时钟的设计。     

视盘机部分(1)

<正> 一、是非判断题《正确打“√”,错误打“×”) 1,图1中CD机心输出的串行数据信号、串行时钟信号、LR分离时钟送给MPEG1音频、视频解码器,而解码器输出送给音频D/A和卡拉OK电路的信号是模拟信号。()     

在电话中用于数字信号处理的一个42Mb局部非同步码转换器

当数字信号处理器(典型地利用线性PCM编码数)同数字声带电话传送系统(利用u或A-法则编码数)接口时线性和压缩码之间的码转换是需要的。要叙述的码转换器是为了高速的多路信号处理器应用。双极型EFL~4电路可以供给位速率到42Mb。 接口电路包含两个12位移位寄存器,一个15位锁存器和有关的控制逻辑,如图1所示。根据外部的可编程序的静态逻辑进入这电路的串行数据可以按列出在表1中的13种方式之一来处理。输入和输出移位寄存器可以用独立的时钟速率工作,许可局部地非同步的工作。输入和输出按字传输速率同步。在一个有效的结构中,当允许各种各样的有用的码转换时,电路供给这种局部地非同步的接口。     

产品撷英

具有串行LVDS 接口的八通道超低功耗高速ADC每通道最低功耗提供70.5dB SNR和70MSPSADS527x系列8通道10位与12位高速ADC采用串行低电压差分信令(LVDS)输出技术,速率为65MSPS时的功耗为每通道123mW,速率为70MSPS时的功耗为每通道138mW。精度为12位时的采样速率为40、50、65及70MSPS,精度为10位时的采样速率为40、50及65MSPS。串行LVDS大大简化了ADC接口,并可在速度与精度不尽相同的各系列产品成员之间相互兼容。用户可以灵活地根据系统要求优化接口功耗,并且LVDS还可与Xilinx及Altera的可编Texas Instrumentshttp://w…     

边缘脉冲转换器

要检测方波信号的边缘,一般采用微分电路与逻辑电路,微分电路要外附电阻、电容和二极管等分立元件,抗干扰能力差。采用数字电路作边缘脉冲检测,电路简单,工作可靠。(一)时钟同步的边缘检测器在具有高速时钟信号的数字电路中,可采用触发器配合逻辑门电路把方波边缘转换成脉冲,见图1。图示的电路中采用上升沿触发的D触发器,波形④为上升沿转换的脉冲方波;波形⑤为下降沿转换的脉冲波;波形⑥为上升沿和下降沿合成输出的波形。④、⑤、⑥各端输出的脉冲波宽度为1个时钟周期,它与时钟同步。     

MAX13xx：1.25Msps12位同步采样ADC

Maxim推出双通道、12位、1.25Msps、同步采样ADCMAX1377／MAX1379／MAX1383。两路ADC分别具有独立的串行外设接口（SPI）与主机通信,在最大采样速率下工作时,每个接口的最高时钟频率可降至20MHz。如果采样速率较低或主机的SPI接口可以工作在高于40MHz的频率,那么设计者还可以将2个数据流连接至单个SPI接口。     

AD1871型模/数转换器在高速高精度数据采集系统中的应用与设计

AD1871是Analog Devices公司生产的105dB、96kHz高性能立体声24位∑-△A/D转换器.由于是串行输出,故当其被用于高速数据采集时,如果直接和微型计算机(MCU)相连,采样速率会大大降低.为此,用现场可编程门阵列(FPGA)设计了AD1871和MCU之间的接口,解决了这一问题.给出用VHDL语言设计的接口电路和程序并进行了仿真.     

DESIGN SHOWCASE

图1所示之5V、12位模拟一数字转换器(以下简称“A/D转换器”)可在较低的转换速率时吸取最低的电源电流.其典型功耗:每秒1个采样时为1/4mW,每秒90个采样时为1/2mW,每秒1.5k采样时为4.3mW.该转换器的电路具有完备的采样/保持、时钟、基准电压、串行数据输出、及所有必要的外围逻辑电路.     

美国国家半导体串行数字接口时钟恢复器

美国国家半导体公司（National Semiconductor Corporation）宣布推出一款型号为LMH0056的多速率视频时钟恢复器，其特点是可以通过串行数字接口支持标准清晰度及高清晰度的数据传输。这款LMH0056串行数字接口时钟恢复器据称是业界最小、功率最低的多速率时钟恢复器，且内置4：1的输入多路切换器。LMH0056芯片采用小型的48引脚LLP封装，体积据称比同类解决方案小40％；而且一旦接到经由串行数字接口传来的数据流之后，更可自动将其中的数据及时钟信号恢复；这款芯片可以消除信号中的高频抖动部分，     

折叠式接收机中的采样时钟切换技术

针对折叠式接收机存在不同奈奎斯特采样区间信号在中频上重叠和整数倍采样率信号被淹没的问题,设计了一种采样时钟切换技术,分析了采样率设计的限制条件。利用E2V系列的ADC器件和Virtex-7系列FPGA构成高速多通道数据采集系统,设计实现了采样时钟切换。测试结果表明,该技术可将切换时间控制在200 ns以内,并且能够保持采样时钟切换后数据接收的平稳性和同步性,解决了折叠频率分辨问题。